Libero IDE FPGA开发流程简要说明.pdfVIP

Libero IDE FPGA 开发流程简要说明 一．第一步，新建工程 1. 打开lebero ide 软件，new project 2. 工程名和路径不能包含中文，选择Verilog hdl ，然后next 3. 选择器件型号，封装，然后next 4. 有必要的话，在这里添加相应文件，然后finish 5. 工程建立后的界面 二，设计输入 1. 选择菜单命令 file – new, 建立SmartDesign 工程和verilog hdl 文件 2. 可以通过import 功能导入现有的verilog hdl 文件 3. 右键点击work 下相应的verilog 文件， 选择instantiate 在原理图中生成相应图形模块 4. 右击模块输入，输出接口，选择Promote to top level，生成顶层端口 5. 按Ctrl 键，选择要连接的端口，右击选择connect 就可以连接端口 6.原理图画完之后，保存一下，然后右击work 下的输入设计名，选择Generate component 三．综合 1.点击 综合 2. 在 Synthesis