第二篇S3C2410知识3-4.pptVIP

S3C2410 微处理器 主要内容 复位,时钟,电源管理模块 S3C2410的IO口 I/O口配置 I/O寄存器 S3C2410的中断系统 中断处理模块 ARM的中断处理 DMA控制器 DMA工作原理 S3C2410的DMA控制器 复位,时钟,电源管理模块 1.复位电路 在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。 复位电路可由简单的RC电路构成，也可以使用其他的相对较复杂，但功能更完善,更可靠的电路。 专用复位电路 用RC电路与门电路组合而成的复位电路 2.时钟电路 在S3C2410A中的时钟控制逻辑能够产生CPU所需的FCLK时钟信号。AHB总线外围设备所需的HCLK时钟信号，以及APB总线外围设备所需的PCLK时钟信号。 S3C2410A有两个锁相环（Phase Locked Loops，PLL），一个用于FCLK，HCLK和PCLK，另一个专门用于USB模块（48 MHz）。时钟控制逻辑可以在不需要PLL的情况下产生慢速时钟，并且可以通过软件来控制时钟与每个外围模块是连接还是断开，从而降低功耗。 MPLL电路 外接晶振电路 实时时钟用 CPU及各模块用 3．电源电路 对于电源控制逻辑，S3C2410A具有多种电源管理方案，对于每个给定的任务都具有最优的功耗。 在S3C2410A中的电源管理模块具有正常模式、慢速模式、空闲模式和掉电模式4种有效模式。 在正常模式，电源管理模块为CPU和S3C2410A中的所有外围设备提供时钟。在这个模式，由于所有外围设备都处于开启状态，因此功耗达到最大。 慢速模式又称无PLL模式。与正常模式不同，在慢速模式不使用PLL，而使用外部时钟（XTIPLL或EXTCLK）直接作为S3C2410A中的FCLK。在这种模式下，功耗大小仅取决外部时钟的频率，功耗与PLL无关。 在空闲模式下，电源管理模块只断开CPU内核的时钟（FCLK），但仍为所有其他外围设备提供时钟。空闲模式降低了由CPU内核产生的功耗。任何中断请求可以从空闲模式唤醒CPU。 在掉电模式，电源管理模块断开内部电源。因此，除唤醒逻辑以外，CPU和内部逻辑都不会产生功耗。激活掉电模式需要两个独立的电源，一个电源为唤醒逻辑供电；另一个为包括CPU在内的其他内部逻辑供电，并且这个电源开／关可以控制。在掉电模式下，为CPU和内部逻辑供电的第二个电源将关断。 5V输入电压经过DC-DC转换器可完成5V到3.3V和1.8V的电压转换。系统中RTC所需电压由1.8V电源和后备电源共同提供，在系统工作时1.8V电压有效，系统掉电时后备电池开始工作，以供RTC电路所需的电源，同时使用发光二极管指示电源状态。S3C2410A电源电路如图3.3.4所示。 S3C2410的IO口 S3C2410A共有117个多功能复用输入／输出端口（I/O口），分为端口A～端口H 8组，其中8组I/O口按照其位数的不同又可分为：端口A（GPA）是1个23位输出口；端口B（GPB）和端口H（GPH）是2个11位I/O口；端口C（GPC）、端口D（GPD）、端口E（GPE）和端口G（GPG）是4个16位I/O口；端口F（GPF）是1个8位I/O口。 为了满足不同系统设计的需要，每个I/O口可以很容易地通过软件对进行配置。每个引脚的功能必须在启动主程序之前进行定义。如果一个引脚没有使用复用功能，那么它可以配置为I/O口。注意：端口 A除了作为功能口外，只能够作为输出口使用。 S3C2410A的I/O口配置情况如表3.4.1～3.4.7所列。 在S3C2410A中，大多数的引脚端都是复用的，所以对于每一个引脚端都需要定义其功能。为了使用I/O口，首先需要定义引脚的功能。 每个引脚端的功能通过端口控制寄存器（PnCON）来定义（配置）。与配置I/O口相关的寄存器包括： 端口控制寄存器（GPACON～GPHCON） 端口数据寄存器（GPADAT～GPHDAT） 端口上拉寄存器（GPBUP～GPHUP） 杂项控制寄存器以及外部中断控制寄存器（EXTINTN）等。在掉电模式，如果GPF0～GPF7和GPG0～GPG7用作为唤醒信号，那么这些端口必须配置为中断模式。 上拉控制 8051的IO结构(相比更简单) S3C2410的中断系统 DMA控制器 DMA（Direct Memory Acess，直接存储器存取）方式是指存储器与外设在DMA控制器的控制下，直接传送数据而不通过CPU，传输速率主要取决于存储器存取速度。 在DMA传输过程中，DMA控制器负责管理整个操作，并且无须CPU介入，从而大大提高了CPU的工作效率。 DMA方式为高速I/O设备和存储器之间的批量数据交换提供了直接的传输通道。