何宾Tel13911127536emailhebin@mail.buct.edu.cn详解.ppt

片上可编程系统设计导论--基本概念 软核处理器是通过使用FPGA的通用逻辑实现的。软 核处理器通过HDL语言或网表进行描述的。软核处理器 必须进行综合才能使用。比如Xilinx: 提供32位的软核处理器MicroBlaze； 提供8位的软核控制器Picoblaze； 片上可编程系统设计导论--P-SoC芯片(未来)-吸引全球目光 AMBA AXI4协议--概述 Xilinx 同 ARM 密切合作，共同为基于 FPGA 的高性 能系统和设计定义了 AXI4 规范。并且在其新一代可编程 门阵列芯片上采用了高级可扩展接口（Advanced eXtensible Interface, AXI）协议。 AXI总线是ARM高级微控制器总线结构(Advanced Microcontroller Bus Architecture, AMBA)的一部分。AXI总 线的第一个版本包含在AMBA3.0（2003年发布）中，AXI 总线的第二个版本AXI4包含在AMBA4.0（2010年发布） 中。 AMBA AXI4协议--概述 AMBA AXI4协议--概述 AMBA AXI4协议--概述 最新一代的AMBA接口的目标是： 适合于高带宽和低延迟设计； 在不使用复杂的桥接方式下，允许更高频率的操作； 满足普遍情况下的元件接口要求； 适用于高初始访问延迟的存储器控制器； 为互联结构的实现提供了灵活性； 与已有的AHB和APB接口向下兼容。 AMBA AXI4协议--概述 AXI协议的关键特性表现在以下几个方面： 独立的地址/控制和数据阶段； 使用字节选通，支持非对齐的数据传输； 只有开始地址的猝发交易； 独立的读和写数据通道，可以使能低成本的直接存储器访问DMA传输； 能发出多个未解决的地址； 完成无序交易； 容易添加寄存器slice，满足时序收敛要求； AMBA AXI4协议--概述 AMBA AXI4协议--概述 AMBA AXI4协议--AXI4功能 AXI4协议基于猝发式传输机制。 (1)在地址通道上，每个交易有地址和控制信息，这 些信息描述了需要传输的数据性质。 (2)在主设备和从设备之间所传输的数据分别使用到 从设备的写数据通道和到主设备的读数据通道。 (3)在从主设备到从设备的写数据交易中，AXI有一 个额外的写响应通道，从设备通过该通道向主设备发出 信号表示完成写交易。 AMBA AXI4协议--AXI4功能 所有的AXI4包含了5个不同的通道： 读地址通道（Read address channel, AR）； 写地址通道(Write address channel, AW)； 读数据通道(Read data channel, R)； 写数据通道(Write data channel, W)； 写响应通道(Write response channel, B)； AMBA AXI4协议--AXI4功能 每个通道由一个信号集构成，并且使用双向的 VALID和READY握手信号机制。 (1)信息源使用VALID信号，表示在通道上存在可用 的有效数据或者控制信息； (2)而信息接收源使用READY信号，表示可以接收 数据。 (3)读数据通道和写数据通道也包含LAST信号，该 信号用来表示在一个交易发生时，最后一个传输的数据 项。 AMBA AXI4协议--AXI4功能 AMBA AXI4协议--AXI4功能 AMBA AXI4协议--AXI4功能 读和写交易有各自的地址通道。地址通道上给出交易 所要求的地址和控制信息。AXI4读和写地址通道包括下 面的机制： 可变长度的猝发操作，每次猝发操作包含1-256数据； 提供服务质量（QoS）信号 支持多个区域接口； 猝发传输不能超过4k边界； 包裹、递增和非递增猝发； 使用互斥和锁的原子操作； 系统级缓存和缓冲控制； 安全和特权访问。 AMBA AXI4协议--写地址通道信号及其信号定义 AMBA AXI4协议--读地址通道信号及其信号定义 AMBA AXI4协议--读数据通道信号及其信号定义 读数据通道传送所有来自从设备到主设备的读数 据及读相应信息。 读数据通道包括： 数据总线宽度：8、16、32、64、128、256、512和1024位宽度； 读响应表示读交易完成的状态 AMBA AXI4协议--读数据通道信号及其信号定义 AMBA AXI4协议--写数据通道信号及其信号定义 写数据通道传送所有从主设备到从设备的写