微机原理及接口课件-第5章第6章_存储器.IO接口.ppt

第五章 存储器及其与CPU接口 ? 存储器分类及性能指标 ? 随机读写存储器 ? 只读存储器 ? 存储器与CPU接口的基本技术 存储器是微型计算机系统中的重要组成部分。任何CPU构成的微机系统必须配备一定存储容量的存储器。存储器的主要功能是用来存放系统工作时的信息，即程序和数据。存储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。 存储器作为计算机系统的重要组成部分，随着更好的存储载体材料的发现及生产工艺的不断改进，争取更大的存储容量、获得更快的存取速度、减小存储器载体的体积以及降低单位存储容量性价比等方面都获得快速的发展。 5.1 存储器分类及性能指标 5.2 随机读写存储器 5.3 只读存储器ROM 5.4 存储器与CPU接口的基本技术 第六章 I/O 接口 6.1 I/O接口的基本功能和结构 6.1.1 接口的基本功能 6.1.2 接口的基本结构 1. 接口电路的典型结构 2. I/O操作 6.2 I/O端口的编址方式 6.2.1 存储器映象方式 6.2.2 隔离I/O方式 1.优点： 存储器全部地址空间都不受I/O寻址影响； I/O地址译码较简单，I/O寻址速度较快； 使用专用I/O指令和存储器访问指令有明显区别，可使编制的程序清晰易懂，便于检查。 2.缺点： I/O指令类型少，不如存储器访问指令丰富，使程序设计灵活性较差； I/O指令只能在规定的内部寄存器和I/O 端口间交换信息，处理能力和灵活性不如存储器映象式强； MPU必须提供存储器和I/O两组读写控制信号,增加了控制逻辑的复杂性。 6.2.3 Intel系列处理器的I/O编址方式 Intel系列MPU的I/O地址空间 关于Intel系列MPU的I/O编址方式的几点说明 Intel系列MPU的I/O保护机制 1. Intel系列MPU的I/O地址空间 2. 关于Intel系列MPU的I/O编址方式的几点说明： 这10根I/O地址线并非专设的，而是借用存储器寻址的低10位地址线A9～A0。为了与存储器的访间相区别，就要在I/O端口地址译码电路上加限定信号IOR*或IOW*。 为了保证DMA控制器访问存储器时，不会同时选通I/O空间中相同地址的端口,在I/O端口地址译码电路中还要加一个限定信号AEN，使得DMAC访问时，AEN=1，禁止I/O端口译码。 3. Intel系列MPU的I/O保护机制 用EFLAGS中的IOPL字段控制使用I/O指令访问I/O地址空间的权限。 用任务状态段的“I/O允许位映象”控制对I/O地址空间中各具体端口的访问权限。 关于保护机制的两点说明： 保护虚地址方式下，当某个程序要访问I/O端口时，CPU先检查是否满足CPL≤IOPL，如满足，则可访问。如不满足，再对相应于这些端口的所有映象位进行测试。 在虚拟8086方式下，处理器不考虑IOPL，只检查I/O允许位映象。 6.3 I/O同步控制方式 I/O设备的同步控制方式通常有四种： 程序查询式控制 中断驱动式控制 直接存储器存取式控制 延时等待式控制 1.程序查询式控制 ① 输入接口硬件结构 ② 输出接口 (3)评 价 2.中断驱动式控制 (3)优缺点 I/O设备较多时，硬件复杂，需以一系列中断逻辑电路作为支持； 因为中断方式本身是一种异步控制机构，中断请求信号的出现完全是随机的，故软件开发和调试比程序查询式复杂、困难。 3. 直接存储器存取式控制 I/O设备必须通过MPU才能和存储器交换信息。 每次I/O操作的引发方式无论是软件查询引发还是硬件中断引发，引发后的具体数据传输过程则都是由软件控制完成的。 4.延时等待式控制 6.4 I/O接口中的中断技术 6.4.1 中断的基本概念与分类 2. 中断分类 硬中断 软中断 6.4.2 中断优先级与中断嵌套 中断嵌套示意图： 6.4.3 CPU响应中断的条件 对内中断和非屏蔽中断请求，可在当前指令执行前或执行后直接转入中断周期，由内部硬件自动执行预定的操作； 对外部可屏蔽中断请求，通常要满足一定的条件才能响应。 CPU响应外部可屏蔽中断请求，通常要满足以下条件： 置位了中断请求触发器。 中断屏蔽触发器处于非屏蔽状态。 CPU内部是中断开放的（CPU内部中断允许触发器IF=1）。 没有更高优先级别的中断请求正在被响应或正发出、正挂起。 CPU正在执行的现行指令已经结束。 6.4.4 中断服务判决 判别哪个中断请求源的优先权最高，确定为谁服务； 将程序转移到相应的中断处理程序入口。 解决这一问题的方法通常有两种： 程序查询式判决 中断向量式判决 1. 查询式判决原理 2. 查询式中断流程图 3. 查询式判决的优缺点 中断向量式判决 1.