第5.3节 直接存储器访问模块(DMA).pdfVIP

第5章 DSP接口与总线 5.3 直接存储器访问模块（DMA） 5.3.1 DMA模块总线结构 DMA是基于事件的模块，因此需要有一个外设中断触发才开始DMA数据传输。6个 DMA通道的中断触发源可以独立配置，并且每一个通道都拥有各自独立的PIE中断，当 DMA传送开始或结束时，可通过PIE中断告知CPU。6个通道中，有5个通道具有相同的 性能，而通道1具有一个附加特性：其优先级可以配置成比其它通道的优先级高。DMA 模块的核心是一状态机并与地址控制逻辑总线联系在一起。正是这个地址控制逻辑总 线允许对传输过程中的数据块包括缓冲器间的“乒—乓”数据重新排列。 1. DMA的基本特征  具有独立PIE中断的6个通道。  外设中断触发源：ADC排序器1和2、多通道缓冲串口A和B（McBSP-A，McBSP-B） 的发送和接收、XINT1~7和XINT13、CPU定时器、ePWM1~6的ADSOCA和ADSOCB 信 号以及软件强制触发。  数据源/目的：L4~L7 16K SARAM、所有XINT区域、ADC存储器总线映射结果寄存 器、McBSP-A和McBSP-B发送和接收缓冲器、ePWM1~6/HRPWM1~6外设帧3映射的寄 存器。  字长度：16位或32位（McBSPs限制为16位）。  吞吐量：4个时钟周期/字（对于McBSP读操作，5个时钟周期/字）。 5.3 直接存储器访问模块（DMA） 图5-17给出了DMA的结构框图。 图5‐17  DMA结构图 5.3 直接存储器访问模块（DMA） 2. 外设中断事件触发源 外设中断事件触发器可以为每个DMA通道独立配置18个触发源中的一个。在这 些中断触发源中，有8个外部中断信号，这些信号可以连接到GPIO引脚上，这就大 大增加了触发事件的灵活性。每个通道MODE寄存器中的PERINTSEL位用来选择该通 道的中断触发源。一个有效的外设中断触发事件将锁存至CONTROL寄存器的 PERINTFLG位，并且如果相应的中断和DMA通道被使能（MODE.CHx[PERINTE]和 CONTROL.CHx[RUNSTS]位），则DMA通道将会响应中断事件。一旦接收到外设中断事 件信号，DMA会自动地向中断源发送清零信号，以保证后续中断事件的发生。 无论MODE.CHx[PERINTSEL]位的值是什么，软件总是可以通过PERINTFRC位给通 道一个强制触发事件。同样，软件也可以通过CONTROL.CHx[PERINTCLR]位清除一个 悬挂的DMA触发源。 一旦特定的中断触发源将通道的PERINTFLG位置位后，该位将保持悬挂状态直 到状态机的优先逻辑启动该通道的数据传送；当数据传送开始后，该标志位将被清 零。当数据传送过程中，又产生了一个新的中断触发事件时，DMA通道将在当前数 据传送完毕后，再按适当的优先次序，去响应这个新的中断触发源。若当前悬挂的 中断响应结束前，第3个中断触发源产生，则错误标志CONTROL.CHx[OVRFLG]将被置 位。如果外设中断触发事件与清除ERINTFLG标志位同时发生，外设中断触发事件有 优先权，且PERINTFLG位仍保持置位。 5.3 直接存储器访问模块（DMA） 外设中断触发器输入框图 外设 中断触发源 外设 中断触发源 DMA软件位 CPU ePWM1 ADC启动通道A或B转换 （CHx.CONTROL.PERINTFRC ） ADC 排序器1中断、排序器2中断 ePWM2 ADC启动通道A或B转换 外部中断 外部中断1~7、外部中断13 ePWM3 ADC启动通道A或B转换 CPU定时 定时器0溢出、定时器1溢出定时 ePWM4 ADC启动通道A或B转换 器