川大电子《数字电子技术》课件ch4-2009I.pptVIP

CP=1时，主触发器接收数据，特性方程为： 主从J-K状态转换发生在CP下降沿时刻，有时为了说明这一特点，将触发器特性方程写成： 集成边沿型J—K 触发器的功能表 4.5.1 触发器的分类 1. 按照触发器组成结构分类 ①基本R-S触发器 ②钟脉冲R-S触发器 ③主从触发器 ④边沿型触发器 2. 按照逻辑功能分类 ①R-S触发器 ②J-K触发器 ③ D触发器 ④ T触发器 (4.8) 根据图4-12(b)的真值表不难导出下面的状态转换真值表、激励表及状态转换图 2. 主从J-K触发器的一次翻转现象 一个J-K触发器电路图如图4-14所示, 在CP=1期间，如果J或K 发生变化，QM也 会变化，因此在CP 到达时， Q的次态可能与(4.8)描述的不同。 QM 例：假设在CP=1之前，J=0, K=1, 且 QM＝0，Q＝Qs＝0。 当CP=1时，因Q＝0， J＝0导致门3、门4的输出 都是高电平，使QM＝0(保持)。 但由于某种原因，如干扰， 短暂出现J＝1，K＝0 (CP=1不变)， 将使QM?1(因Q3=0, Q4=1)。 QM 干扰过去后，输入信号恢复到 J=0, K=1。但由于门4的 输入有Q＝0，K=1 不起作用，门3、门4 输出为高电平，使QM＝1 保持不变(不能恢复到QM =0)。 当CP 来到时, QS=Q=1，而本应 为QS=Q=0。因此，在CP=1期间， QM 要求输入J, K的数据值不变。 a 4.4 边沿型触发器 可避免空翻以及在CP作用期间的状态翻转现象。 即使输入数据在CP作用期间发生变化，也可保证 触发器的状态不变。 4.4.1 维持-阻塞D触发器 1、维持-阻塞D触发器的工作原理 图4-18维持-阻塞D触发器 门3、5组成A触发器， 门4、6组成B触发器， 及门1、2组成输出触发器。 当CP=0时，QA=QB=1， 所以输出触发器状态Q 保持不变。 1、假设输入端D的数据在CP=1到来之前的2 已由1变成0 (稳定，D=0)，则经门6,门5的2 延迟后,有 当CP=1出现时，经门4的 一个tpd 后，有 而 保持不变。经过2tpd后 输出触发器 被置0 (QA=1,QB=0), 1 (CP=0) 1 上升沿 (1tpd后) D=0 即 。 与此同时， 将门6的输入端封锁(1tpd后)， 维持触发 器的0状态。这样即使输入 数据D在CP=1期间发生变化，对触发器的状态不会产生影响，即触发器不会空翻，所以连线②为置0维持线。 保持 保持 保持 状态 更新 2、假设控制输入端D的数据在CP=1到来之前的2 已由0变成1 (稳定, D=1) ，则经门6延时 后 (CP=0)， 这时， D=1 (CP=0)。 当CP=1出现时，经门3的延迟后，有 而 不变。 使 （输出触发器 置1）。 同时也封锁了门5，维持 输出触发器的1 态，所以 连线①称为置1维持线。 D=1 3、在CP=1期间， (a) 在上述2中如果D=1变为D=0， 封锁门4， 可保证 , 从而“阻塞”因D的变化引起QB向 0变化，即阻塞触发器 置0，称连线④为 阻塞置0线。 1 0 0 1 1 0 (b) 在上述1中如果D=0变为D=1，这时已有 将 加到门5输入端， 使 封锁门3，保证 ，即阻塞触发器置1， 称连线③为阻塞 置1线。 结论：由于这些反馈作用，使得触发器在CP上升沿出现后即刻产生维持，阻塞信号，完成状态转换，而且不会发生空翻。 ，而 0 1 1 0 0 1 维持阻塞D触发器具有置0、置1功能，可求得特性方程 有时也将特性方程明确写成 激励表和状态转换图如图4-19所示。 2、集成维持-阻塞D触发器 异步置1 异步置0 置0； 置1 (异步，无条件) 置0； 置1 (异步，条件：CP=0) } } 特征方程： 及 4. 4. 2 边沿型J-K触发器 R-S触发器 (门1、门2构成，虚线) 触发引导电路 (门3、门4) R-S触发器 输入端 b 在CP=1期间，只读入数据但不翻转 Q保持不变，不受R, S, J, K的影响，不会空翻。但这时J, K可能 变化 (CP=1)： 这是准备阶段。 （正常工作时: SD=RD=1） 这时R-S触发器输入端数据可改变(读入)，但Q的状态不变。 (A1) 5 6 在CP下降沿到来时(CP=0)， R-S触发器更新。 门3、门4的延迟时间较长，因此