第三章集成逻辑门06.pptVIP

下载本文档

5
0
约2.38千字
约 24页
2017-07-23 发布于河南
举报
版权申诉

第三章集成逻辑门06.ppt

1、本文档共24页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第三章集成逻辑门06

例：电路如图所示，标出输出电压的高低值 4. 扇入扇出系数扇入系数Ni：逻辑门的输入端数。制造时已确定扇出系数No：一个逻辑门驱动同类门的个数。 3.4 三态门三态输出门（简称三态门）是在普通门电路的基础上，增加控制端和控制电路构成。其电路结构图和逻辑符号如下图所示：线或（Wired-OR）F=ae+be 总目录退出数字集成电路的分类各种系列门电路的性能比较数字集成电路型号的命名法 CMOS ， ECL器件型号组成符号意义 TTL与非门的工作原理 TTL与非门的特性与参数集电极开路（OC）门三态门 CMOS逻辑器件 3.1 数字集成电路的分类一.按工艺结构区分： 1.按工艺区分 IIL电路 54/74系列 54H/74H系列 54LS/74LS系列 54AS/74AS系列 54ALS/74ALS系列 CMOS电路 NMOS电路 PMOS电路 ECL电路 HTL电路 TTL电路 54HC/74HC系列 54HTC/74HTC系列 4000系列 Bi-CMOS型 MOS型双极型总目录退出目录 2.按输出结构区分推拉式输出或CMOS反向器输出 OC输出或OD输出三态输出二.按集成度（单个芯片所含门的个数）区分： 1.小规模集成电路（Small Scale Integration，SSI，10门以下/片） 2.中规模集成电路（Medium Scale Integration，MSI，100门以下/片） 3.大规模集成电路（Large Scale Integration，LSI，1000门以上/片） 4.超大规模集成电路（Ｖery Large Scale Integration, VLSI,10000门以上/片) 总目录退出目录三.按数字系统设计方法分类: 总目录退出目录 1.通用型中规模（MSI），小规模（SSI）集成逻辑件。 2.由软件组态的大规模（LSI ），超大规模（VLSI）集成逻辑器件，如微处理器、单片机、通用和专用数字信号处理器等。 3.专用集成电路ASIC。 * * * 全定制半定制 PLD PROM PLA PAL GAL CPLD FPGA 各种系列门电路的性能比较总目录退出目录 3.2 TTL与非门第一级V1多射级输入（与） TTL与非门的各级工作状态总目录退出目录工作原理第二级V2反相第三级V3—V5互补推挽输出高电平3.6V 低电平0.3V 多射极晶体管的结构及等效电路总目录退出目录 3.3 TTL与非门的特性与参数 ⒈电压传输特性 DE段（饱和区）:Ui1.4V V2,V5饱和 UT ：阀值电压1.4V UOFF ：开门电平 UON ：关门电平总目录退出目录 AB段（截止区）:Ui=0.6V V2,V5截止 BC段（线性区）0.6Ui1.3V V2导通,V5截止 V2输入电阻=R3 V2反相放大 CD段（转折区）: 1.3 =Ui1.4V V2,V5导通 V2输入电阻=R3//Rbe5 V2的放大倍数增加 Ui ROFF—关门电阻=0.7K RON —关门电阻=2K TTL门输入电阻与输入电压的关系 RI0.7K时 UI=VL RI2K时 UI=VH 总目录退出目录 2.输入负载特性 3. 输出特性 ①与非门处于输出低电平 ②与非门处于输出高电平 TTL与非门输出低电平的输出特性 TTL与非门输出高电平的输出特性总目录退出目录（此时，IL为灌电流。为保证UOL≤0.35V，通常ILmax ≤25mA）（此时，IL为拉电流。为保证UOH输出高电平，通常IL ≤14mA）总目录退出目录 5.平均延迟时间tpd tpd= （tPHL+tPLH） 1 2 总目录退出目录 3.3 集电极开路（OC）门集电极开路的门电路（Open Collector Gate），简称OC门。其电路结构和逻辑符号如下图所示：（a）集电极开路与非门电路（b）OC门逻辑符号 B A F R3 R2 R1 B A F 总目录退出目录 OC门的输出端可以直接并联在一起，但需要外接电阻 OC门的并联处实现“线与” F=AB? CD=AB+CD C B F D A VCC 总目录退出目录 EN=1 F=AB EN=0 F为高阻 EN B F A VCC A B EN EN 总目录退出目录总目录退出目录 A B EN F VCC EN A B EN