故障测试 课件5.ppt

二.可测性设计基础 可测性设计的基本模型 可测性设计的方法 可测性设计的方法 针对电路的专门设计方法（ad-hoc） : 专门测试设计是针对某一特定的电路，对其进行修改，使其便于测试。常用的方法有：大型序列电路的分块方法，增加测试点，加入多路选择器和提供状态复位等。 专门测试设计是设计者长年设计积累的设计技巧，对于解决复杂电路的测试还是相当有效的。 可测性的测度 可测性测度的定义：可测性测度是表征系统可测试性难易程度的一个量； 可测性测度分： 可控制性：输入端对系统内指定点的 控制能力； cc0（n)-组合电路n点0的可控制性； cc1(n)-组合电路n点1的可控制性； sc0 (n)-时序电路n点0的可控制性； sc1(n)-时序电路n点1的可控制性； 可观测性：输出端对系统内部指定点 的观测能力； co(n)-组合电路n点的可观测性； so(n)-时序电路n点的可观测性； VLSI或系统 系统可测性计算 系统可控制性的计算 从原始输入端-------电路描述-----单元可控制性计算； 系统可观测性计算 从原始输出端-------电路描述-----单元可观测性计算； 系统可测性计算--累加cc(n),co(n), sc(n),so(n); 判断： 如果 cc(n),sc(n)很大，则n点不可控； 如果 co(n),so(n)很大，则n点不可测； 应改善电路设计，或增加测试点或控制点 显然，要对一个系统全部节点进行计算是很麻烦的。美国sandia国家实验室研制了SCOAP可测性分析软件，作为CAD的一个部分，很有用。 TERADYNE(泰瑞达)的可测性设计系统及软件: BST：VICTORY； 功能测试： l323,l393,9000系列； 组合电路测试： L321，L353，8800系列； 超大规模集成测试系统：J750 最高测试速率：100MHz 通道数：64ch-1024ch； 过程测试：Z1803，Z1880； 测试程序开发：LASAR； Mantech，Praxa； Texas，compaq; 可测性的测度 可测性改善设计 算法流程 可测性设计的基本方法 简易可测性设计 增加测试点和必要的输入点； 提高时序系统的初始状态的能力； 隔离冗余电路； 断开逻辑的反馈线； 隔离内部时钟（控制外部时钟）； 改善可测性设计 结构可测性设计 电平灵敏设计； 扫描通路设计； 扫描/置入逻辑设计； 随机存取扫描设计； 随机存取扫描设计； Reed-Muller结构等； 内测试设计 伪随机码发生器； 信号特征分析器； 边缘扫描测试 基本结构 可测性设计的方法 扫描测试技术 扫描（Scan）测试设计是可测试性设计的一种方法。可应用于任何规则的集成电路，扫描测试设计能提供较高质量的测试码，使测试设计过程自动化，并全面缩短测试运行时间。为了充分利用扫描设计技术的潜力，在设计时必须严格遵守可测试性设计规则。此外，扫描测试技术需要额外的硬件开销。 可测性设计的方法 边缘扫描测试（BST）基本结构 边缘扫描测试（BST-Boundary Scan Test); 结构： 标准四总线结构： TDI-数据输入端； TDO-数据输出端； TMS-测试方式选择输入端； TCK-测试时钟输入端； 边缘扫描寄存器（BSR） 测试数据移位寄存器 辅助寄存器（器件识别，旁路） 指令寄存器 控制器 多路转换器 结构 边缘扫描测试（BST）基本结构 边缘扫描测试（BST）基本结构 边缘扫描测试（BST）基本结构 边缘扫描测试（BST）基本结构 边缘扫描测试（BST）基本结构 边缘扫描测试（BST）基本结构 EP2C5Q208边界扫描测试代码 int main(){ //调用提供的动态链接库函数，验证动态链接库是否链接正确 if(test(0x0202) != 0x0202) { printf("动态链接库链接失败\n"); return 0; } out_buf[0] = 0; out_buf[1] = 0; in_buf[0] = 0; in_buf[1] = 0; TAPtest();//TAP完整性测 IDtest();//芯片ID码检测 IDCODEtest();//手动输入获取IDCODE