- 1、本文档共30页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
DDR SDRAM 技术总结
2004-6-16
摘要:
本文将介绍DDR SDRAM 的一些概念和难点,主要结合上一篇SDRAM 的介绍加以对
比。同时着重讲解主流DDRII 的技术。最后结合硬件设计提出一些参考。
关键字:DDR, SDRAM ,内存模组,DQS
目录
1 概述2
2 DDR 的基本原理2
3 DDR SDRAM与SDRAM的不同3
3.1 差分时钟5
3.2 数据选取脉冲(DQS )6
3.3 写入延迟7
3.4 突发长度与写入掩码8
3.5 延迟锁定回路(DLL )9
4 DDR- Ⅱ与DDR-Ⅲ10
4.1 DDR- Ⅱ内存结构11
4.2 DDR- Ⅱ的新操作与新时序设计12
4.3 DDR- Ⅱ未来发展与DDR-Ⅲ17
5 内存模组23
5.1 内存模组的分类23
5.2 未来模组的技术发展24
1
1 概述
DDR SDRAM 全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”。DDR SDRAM 在原有的
SDRAM 的基础上改进而来。也正因为如此,DDR 能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当
今的主流。由于SDRAM 的结构与操作在上文已有详细阐述,所以本文只着重讲讲DDR 的原理和DDR SDRAM
相对于传统SDRAM (又称SDR SDRAM )的不同。
(上图可点击放大)
DDR SDRAM 可在一个时钟周期内传送两次数据
2 DDR 的基本原理
我们看DDR 正规的时序图。
DDR SDRAM 读操作时序图
从中可以发现它多了两个信号: CLK#与DQS,CLK#与正常CLK 时钟相位相反,形成差分时钟信号。而数据
的传输在CLK 与CLK#的交叉点进行,可见在CLK 的上升与下降沿(此时正好是CLK#的上升沿)都有数据被
2
触发,从而实现DDR。在此,我们可以说通过差分信号达到了DDR 的目的,甚至讲CLK#帮助了第二个数据的
触发,但这只是对表面现象的简单描述,从严格的定义上讲并不能这么说。之所以能实现DDR,还要从其内部
的改进说起。
(上图可点击放大)
DDR 内存芯片的内部结构图,注意比较上文中SDRAM 的结构图
这也是一颗128Mbit 的内存芯片,标称规格也与前文的SDRAM 一样为32 ×4bit 。从图中可以看出来,白
色区域内与SDRAM 的结构基本相同,但请注意灰色区域,这是与SDRAM 的不同之处。首先就是内部的L-Bank
规格。SDRAM 中L-Bank 存储单元的容量与芯片位宽相同,但在DDR SDRAM 中并不是这样,存储单元的容量
是芯片位宽的一倍,所以在此不能再套用讲解SDRAM 时 “芯片位宽=存储单元容量” 的公式了。也因此,真
正的行、列地址数量也与同规格SDRAM 不一样了。
以本芯片为例,在读取时,L-Bank 在内部时钟信号的触发下一次传送8bit 的数据给读取锁存器,再分成两
路4bit 数据传给复用器,由后者将它们合并为一路4bit 数据流,然后由发送器在DQS 的控制下在外部时钟上升
与下降沿分两次传输4bit 的数据给北桥。这样,如果时钟频率为100MHz,
文档评论(0)