logo

您所在位置网站首页 > 海量文档  > 理工科 > 通信/电子

[计算机与网络书籍]DDR SDRAM技术总结.pdf 30页

本文档一共被下载: ,您可全文免费在线阅读后下载本文档。

  • 支付并下载
  • 收藏该文档
  • 百度一下本文档
  • 修改文档简介
全屏预览

下载提示

1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值,立即自动返金币,充值渠道很便利
特别说明: 下载前务必先预览,自己验证一下是不是你要下载的文档。
  • 上传作者 贱男春(上传创作收益人)
  • 发布时间:2017-08-02
  • 需要金币150(10金币=人民币1元)
  • 浏览人气
  • 下载次数
  • 收藏次数
  • 文件大小:1.98 MB
下载过该文档的会员
你可能关注的文档:
DDR SDRAM 技术总结 2004-6-16 摘要: 本文将介绍DDR SDRAM 的一些概念和难点,主要结合上一篇SDRAM 的介绍加以对 比。同时着重讲解主流DDRII 的技术。最后结合硬件设计提出一些参考。 关键字:DDR, SDRAM ,内存模组,DQS 目录 1 概述2 2 DDR 的基本原理2 3 DDR SDRAM与SDRAM的不同3 3.1 差分时钟5 3.2 数据选取脉冲(DQS )6 3.3 写入延迟7 3.4 突发长度与写入掩码8 3.5 延迟锁定回路(DLL )9 4 DDR- Ⅱ与DDR-Ⅲ10 4.1 DDR- Ⅱ内存结构11 4.2 DDR- Ⅱ的新操作与新时序设计12 4.3 DDR- Ⅱ未来发展与DDR-Ⅲ17 5 内存模组23 5.1 内存模组的分类23 5.2 未来模组的技术发展24 1 1 概述 DDR SDRAM 全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”。DDR SDRAM 在原有的 SDRAM 的基础上改进而来。也正因为如此,DDR 能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当 今的主流。由于SDRAM 的结构与操作在上文已有详细阐述,所以本文只着重讲讲DDR 的原理和DDR SDRAM 相对于传统SDRAM (又称SDR SDRAM )的不同。 (上图可点击放大) DDR SDRAM 可在一个时钟周期内传送两次数据 2 DDR 的基本原理 我们看DDR 正规的时序图。 DDR SDRAM 读操作时序图 从中可以发现它多了两个信号: CLK#与DQS,CLK#与正常CLK 时钟相位相反,形成差分时钟信号。而数据 的传输在CLK 与CLK#的交叉点进行,可见在CLK 的上升与下降沿(此时正好是CLK#的上升沿)都有数据被 2 触发,从而实现DDR。在此,我们可以说通过差分信号达到了DDR 的目的,甚至讲CLK#帮助了第二个数据的 触发,但这只是对表面现象的简单描述,从严格的定义上讲并不能这么说。之所以能实现DDR,还要从其内部 的改进说起。 (上图可点击放大) DDR 内存芯片的内部结构图,注意比较上文中SDRAM 的结构图 这也是一颗128Mbit 的内存芯片,标称规格也与前文的SDRAM 一样为32 ×4bit 。从图中可以看出来,白 色区域内与SDRAM 的结构基本相同,但请注意灰色区域,这是与SDRAM 的不同之处。首先就是内部的L-Bank 规格。SDRAM 中L-Bank 存储单元的容量与芯片位宽相同,但在DDR SDRAM 中并不是这样,存储单元的容量 是芯片位宽的一倍,所以在此不能再套用讲解SDRAM 时 “芯片位宽=存储单元容量” 的公式了。也因此,真 正的行、列地址数量也与同规格SDRAM 不一样了。 以本芯片为例,在读取时,L-Bank 在内部时钟信号的触发下一次传送8bit 的数据给读取锁存器,再分成两 路4bit 数据传给复用器,由后者将它们合并为一路4bit 数据流,然后由发送器在DQS 的控制下在外部时钟上升 与下降沿分两次传输4bit 的数据给北桥。这样,如果时钟频率为100MHz,

发表评论

请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
用户名: 验证码: 点击我更换图片

“原创力文档”前称为“文档投稿赚钱网”,本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。原创力文档是网络服务平台方,若您的权利被侵害,侵权客服QQ:3005833200 电话:19940600175 欢迎举报,上传者QQ群:784321556