基于cyclone系列fpga的1 024点fft算法的实现 implementation of 1024-point fft algorithm based on cyclone fpga.pdfVIP

第33 卷第2 期 电 子 工 程 师 VoI. 33 No. 2 2007 年2 月 ELECTRONIC ENGINEER Feb. 2007 基于Cyclone 系列FPGA 的1 024 点FFT 算法的实现 钱文明，刘新宁，张艳丽 （东南大学国家专用集成电路系统工程技术研究中心，江苏省南京市2l0096 ） 摘 要：介绍了一种用低成本CycIone 系列FPGA （现场可编程门阵列）实现基于按DIF （频率抽 取） radix 2 结构l 024 点FFT（快速傅里叶变换）算法的方法。本设计采用VeriIog 语言编程实现，利用 EDA（电子设计自动化）工具对设计进行了仿真、综合，并在开发板上实现板级验证，最后分析了整个 设计的性能，说明在低成本CycIone 系列上可以实现高速FFT 算法。 关键词：FFT ；频率抽取；蝶形运算；FPGA 中图分类号：TN402 0 引 言 随着数字技术的飞速发展，DSP （数字信号处理 器）已广泛应用于通信、多媒体、医疗仪器和军事等领 域。FFT（快速傅里叶变换）是DSP 的核心技术之一和 DFT（离散傅里叶变换）的快速算法，作为时域和频域 转换的基本运算，是数字谱分析的必要前提，在雷达、 观测、跟踪、高速图像处理、保密无线通信和数字通信 等领域有广泛应用。而FPGA（现场可编程门阵列）内 部含有大量逻辑单元和高速 RAM 模块，使 FFT 算法 图1 FFT 实现结构 可以灵活快速地实现，并具有很高的性能。 本文主要研究l 024 点FFT 的低成本FPGA 实现 这种结构的优点是：在同一级运算中，每个蝶形的 方法，介绍了FFT 算法的基本原理和实现结构，采用 两个输入数据只对计算本蝶形有用，而且每个蝶形的 自顶向下的设计思路，描述了FFT 硬件实现的结构以 输入、输出数据节点又同在一条水平线上，这就意味着 及各个模块的功能，并进行仿真、逻辑综合、时序分析 计算完一个蝶形运算后，所得输出数据可以立即存入 和板级验证，将运算结果与理想值进行比较，分析系统 原输入数据所占用的存储单元，即同址运算，因此在工 功能和性能。采用的FPGA 为AItera 公司的CycIone 程实现时可以节省存储单元。这种算法的缺点是：每 系列EPlC60240c 芯片，这是一款价格适中、功能强大 级运算的几何结构是变化的，无法在程序中进行循环 的FPGA 芯片。 控制，所以不便于扩展。 1 FFT 算法 2 FFT 的硬件实现 本文采用的算法是将频域X（ ）按奇偶分开，故称 整个设计主要包含存放数据的RAM 、存放旋转因 DIF（频率抽取）基2 FFT 算法。 子的ROM 、蝶形运算单元、地址产生单元以及使各个 设序列x（n ）的长度为N，且满足N = 2M ，M 为整 模块协调工作的控制单元5 个模块。如图2 所示。 数。将N 点DFT 先分成2 个N/ 2 点DFT ，再是4 个 2. 1 RAM 数据存储单元 N/ 4 点DFT ，进而8 个N/ 8 点DFT ，直至N/ 2 个2 点 RAM 是存储输入数据、中间运算结果以及最终运 DFT 。每分一次，称为一级运算。因为M = Iog N，所以 算结果的单元。每个蝶形运算的输入、输出数据均要 2 N 点DFT 可分成M 级。 经过RAM 的读写操作，因此，RAM