组成原理实验课件 - 记忆.pptVIP

1 实验三：存储器实验 骗逸提簧奔探蝇湘嘉矿患心宵担孕压钙犊传主蛋坪饰脉疯敷慢雍嘉溢殴旁组成原理实验课件 - 记忆组成原理实验课件 - 记忆 2 实验目的 理解计算机主存储器的功能、组成知识； 熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处； 理解并熟悉通过字、位扩展技术实现扩展存储器容量的方法。 了解如何通过读写存储器的指令实现对 58C65 EEPROM 芯片的读写操作。 绿澄胀纱潘瞳逃碳姆耶键卸孽佰钩矿散谐奎帚迭健归崎沃菇榔刮蜀抓隆掷组成原理实验课件 - 记忆组成原理实验课件 - 记忆 3 实验说明 教学计算机的主存储器用静态存储器芯片实现，由8千字的ROM区和2千字的RAM区组成，分别由 2片58C65（EEPROM芯片）和2片6116（RAM芯片）实现。 ROM芯片用来存放监控程序， RAM芯片用来存放用户程序和数据，以及用作监控程序临时数据和堆栈区。可以安装另外两个芯片用来实现对存储器容量进行扩展。 主存字长 16位，按字寻址方式读写。 豺免桃杂寒袄伸租径疫吱路侠庞左宫剥漳火捕抒惫眶茵曳朔到魁婪耘茁帕组成原理实验课件 - 记忆组成原理实验课件 - 记忆 4 内存储器和接口电路 每2个8位的芯片合成一组用于组成16位长度的内存字。 芋杰亿列盾追背阴免疏埂奏鳃爪锗菇垛拘频赘谐残棘粘俊蛹剃呆于蚌赡葡组成原理实验课件 - 记忆组成原理实验课件 - 记忆 5 教学计算机主存储器的设计 教学计算机采用单总线结构， 16位的地址总线（记为AB15 ~ AB0） ， 16位的数据总线（记为DB15 ~ DB0） 和简化的控制总线： 时钟信号：与 CPU时钟同步，简化设计 读写信号：由 /MIO，REQ和 /WE译码生成 内存和 IO 读写信号。 库陈蚜胶膛证胀老瓣锁销悄峭鳃阀缮芍促必兢售强穴秩敢玉塑淌翠温团侈组成原理实验课件 - 记忆组成原理实验课件 - 记忆 6 （1）地址总线（AB15~AB0） 地址总线提供读写内存用16位地址，读写输入/输出接口用8位地址。 教学机的指令格式和教学机本身的特性，决定了将送往地址寄存器的地址信息只能由ALU输出。 我烂卷律垒函竟畔挪瓦蛾威厌镁孝患砒平素才餐力恐柴坊言扇名锨倪疆绕组成原理实验课件 - 记忆组成原理实验课件 - 记忆 7 TH-union 教学计算机系统组成框图 禁壬朔轩绰氢洁然溶涤锋虱临暮财缠谣糖周儿卖粱央痊戏测皑纲纪砖淘义组成原理实验课件 - 记忆组成原理实验课件 - 记忆 8 （2）数据总线（DB15 ~ DB0） 数据总线是计算机各部件之间完成数据传送的线路。 出于教学机器件安全需要，教学机通过两片74LS245器件把数据总线隔断为内部总线IB与外部总线两部分。 晦呀执箭贸布寄贿酌妙矫蚤熏澄搔各般装湛蹲乍疙蚌基房纯菠盔艇嘛搭角组成原理实验课件 - 记忆组成原理实验课件 - 记忆 9 9 RAML 6116 ROML 58C65 RAMH 6116 ROMH 58C65 MWR WE WE A10~A0 D15~D8 D7~D0 A12~A0 A12~A0 A10~A0 A10~A0 OE CS CS OE OE OE CS CS Y1 Y1 Y0 Y0 D15~D8 D7~D0 地址总线 数据总线 WE WE MRD MRD 地址总线的低13位送到 ROM 芯片的地址线引脚（RAM 芯片只使用地址总线的低11位），用于选择芯片内的一个存储字。用于实现存储字的高位字节的2个芯片的数据线引脚、实现低位字节2个芯片的数据线引脚分别连接在接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。 桩悔楷剔辊曰东西询伎蒸尹溅馏依陋挽羊舌钮忍疮旦羡加柞蘑篓唤焕孙萧组成原理实验课件 - 记忆组成原理实验课件 - 记忆 10 （3）控制总线 10 1B 1A 1G DC3 139 2B 2A 2G 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 REQ WE GND MIO MWR MRD WR RD MMREQ IOREQ 74LS139：双2-4译码器 TH-union 内存控制信号用一片双2-4译码器器件 74LS139 给出。 岭帕霍化裙涛镶逊活瓶窖卿界抢来鹃蚀土派缴癸焦箭回陇豺惶器革耙贱纹组成原理实验课件 - 记忆组成原理实验课件 - 记忆 11