逻辑门电路本章要求:了解与门或门非门等基本门电路.DOC

逻辑门电路本章要求:了解与门或门非门等基本门电路.DOC

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
逻辑门电路本章要求:了解与门或门非门等基本门电路

第九章 逻辑门电路 本章要求: 了解与门、或门、非门等基本门电路; 了解与非门、或非门、与或非门电路的逻辑功能; 了解TTL反相器的工作原理; 理解其电压传输特性、输入特性、输出特性及基本参数; 理解CMOS反相器、CMOS门电路、CMOS传输门和模拟开关的逻辑功能及典型应用。 9.1 分立元件门电路 9.1.1与门电路 (1)VA=VB=0V。此时二极管VD1和VD2都导通,由于二极管正向导通时的钳位作用,VL≈0V。 (2)VA=0V,VB=5V。此时二极管VD1导通,由于钳位作用,VL≈0V,VD2受反向电压而截止。 (3)VA=5V,VB=0V。此时VD2导通,VL≈0V,VD1受反向电压而截止。 (4)VA=VB=5V。此时二极管VD1和VD2都截止,VL=VCC=5V。 增加一个输入端和一个二极管,就可变成三输入端与门。 表9-1 与门输入输出电压的关系表 输入 输出 VL(V) VA(V) VB(V) 0 0 5 5 0 5 0 5 0 0 0 5 表9-2 与逻辑真值表 输入 输出 L A B 0 0 1 1 0 1 0 1 0 0 0 1 9.1.2或门电路 9.1.3 非门电路和复合门电路 1.三极管非门电路 (1)VA=0V。此时三极管的发射结电压小于死区电压,满足截止条件,所以管子截止,VL=VCC=5V。 (2)VA=5V。此时三极管的发射结正偏,管子导通,只要合理选择电路参数,使其满足饱和条件IB>IBS,则管子工作于饱和状态,有VL=VCES≈0V(0.3V)。 2.复合门电路 9.2集成逻辑门电路 9.2.1 TTL逻辑门电路 1.TTL与非门的基本结构及工作原理 2.TTL与非门的电压传输特性及主要参数 (1)电压传输特性曲线 (2)几个重要参数 ①输出高电平电压VOH——VOH的理论值为3.6V, ②输出低电平电压VOL——VOL的理论值为0.3V ③关门电平电压VOFF——是指输出电压下降到VOH(min)时对应的输入电压。 ④开门电平电压VON——是保证输出为低电平时所允许的输入高电压的最小值。 ⑤阈值电压Vth——指电压传输特性曲线上转折区中点所对应的输入电压值。 ⑥噪声容限。 ⑦扇出系数N0。 3.TTL与非门举例—74LS00 4.TTL门电路的其他类型 (1)集电极开路门(OC门) 在工程实践中,有时需要将几个门的输出端并联使用,以实现与逻辑,称为线与。如果将G1、G2两个TTL与非门的输出直接连接起来,如图9-9所示,当G1输出为高,G2输出为低时,从G1的电源VCC通过G1的VT4、VD到G2的VT3,形成一个低阻通路,产生很大的电流,输出既不是高电平也不是低电平,逻辑功能将被破坏,还可能烧毁器件。所以普通的TTL门电路是不能进行线与的。 为满足实际应用中实现线与的要求,专门生产了一种可以进行线与的门电路—集电极开路门,简称OC门 。 (2)三态输出门(TS门) 三态门除了可以输出高、低电平外,还可以输出禁止状态,或称高阻状态、悬浮状态,此为第三态。 9.2.2 CMOS集成门电路 1.CMOS门电路 (1)电路组成 (2)逻辑关系 在CMOS非门电路中,无论电路处于何种状态,TN、TP中总有一个截止,所以它的静态功耗极低,有微功耗电路之称。 2.CMOS传输门(TG门) CMOS传输门实现了信号的可控传输。将CMOS传输门和一个非门组合起来,由非门产生互补的控制信号,称为模拟开关。 3.CMOS逻辑门电路的系列及主要参数 (1)CMOS逻辑门电路的系列 ①基本的CMOS—4000系列。 ②高速的CMOS—HC(HCT)系列。 ③先进的CMOS—AC(ACT)系列 (2)CMOS逻辑门电路的主要参数 ①输出高电平VOH与输出低电平VOL。CMOS门电路VOH的理论值为电源电压VDD,VOH(min)=0.9VDD;VOL的理论值为0V,VOL(max)=0.01VDD。所以CMOS门电路的逻辑摆幅(即高低电平之差)较大,接近电源电压VDD值。 ②阈值电压Vth。阈值电压Vth约为VDD/2。 ③抗干扰容限。CMOS非门的关门电平VOFF为0.45VDD,开门电平VON为0.55VDD。因此,其高、低电平噪声容限均达0.45VDD。其他CMOS门电路的噪声容限一般也大于0.3VDD,电源电压VDD越大,其抗干扰能力越强。 ④扇出系数。因CMOS电路有极高的输入阻抗,故其扇出系数很大,一般额定扇出系数可达50。但必须指出的是,扇出

文档评论(0)

xiaozu + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档