第6章 计算机输入输出系统.ppt

6.3.4 PCI总线 1. 主要特点 采用猝发传输方式 速度较高 64位可扩展 隐含式裁决 可靠性高（地址、命令和数据校验） 三个地址空间（内存、I/O和配置） 自动配置 2. 信号定义 AD[31:0] 地址/数据 C/BE[3:0] 命令/字节许可 PAR 校验 FRAME# 成帧 TRDY# 目标就绪 IRDY# 始发就绪 STOP# 目标设备请求停止 DEVSEL# 设备选择 IDSEL 始发设备选择 REQ# 总线请求 GNT# 总线许可 CLK 系统时钟(0~33MHz) RST# 系统复位 D[63:32] 数据 BE#[7:4] 字节允许 PAR64 高字校验 REQ64# 请求64位传输 ACK64# 确认64位传输 LOCK# 资源封锁（设备独占） PERR# 校验错 SERR# 系统错 SBO# 侦测退出(snoop back off)， 命中了一个修改过的块 SDONE 侦测完成，探测结果为“干净” TDI 测试输入 TDO 测试输出 TCK 测试时钟 TMS 测试模式选择 TRST# 测试复位 INTA# 中断请求 3. 命令定义 4. 传输操作时序 用PCI总线构成的系统 5. PCI的发展 （1）66MHz时钟。 在PCI 2.1中允许总线以最高66MHz的时钟工作。PCI规范2.1版定义了66MHz速度下的操作。 在64位的66MHz总线中，可达到的最大数据流量是8B×66M/s=528MB/s （2）Compact PCI。 PCI工业计算机制造商联盟制订的规范 更加坚固耐用的PCI总线 在电气、逻辑和软件功能方面与PCI完全兼容 支持热插拔。 信号传输过程 MIPS汇编程序的例子 addiu $7,$0,printer_addr ; $7指向打印机设备地址 addiu $1,$0,data_addr ; $1中包含字符串起始地址 addiu $2,$0,count ; $2中包含字符串长度 addiu $3,$0,rdy_bit_mask ; 状态屏蔽位 addiu $6, printer_stat wait: lw $4,0($6) ; 读设备状态字位测试 and $5,$3,$4 ; 设备状态字屏蔽 beq $5,$0,wait ; 设备状态就绪位测试 lw $8,0($1) ; 将一个数据从内存读入 sw $8,0($7) ; 将该数据送入打印机 addiu $1,$1,+1 ; 更新字符串地址 addi $2,$2,-1 ; 更新字符串计数器 bne $2,$0,wait ; 循环 中断方式 6.2.2 DMA控制方式 一、基本概念 目的 减少大批量数据传输时CPU的开销。 方法 采用专用部件生成访存地址并控制访存过程。 传输过程： 预处理 数据传输 后处理 二、DMA传送方式 问题：访存冲突 解决方法： DMA乘存储器空闲时访问存储器（周期挪用）。 DMA控制器结构 DMA与CPU的连接 6.3 输入输出总线实例 6.3.1 EIA-232串行接口 6.3.2 IDE磁盘接口 6.3.3 SCSI总线 6.3.4 PCI总线 6.3.1 EIA-232串行接口 串行接收方式 1. 起始位检测：m倍取样 2. 数据位取样：隔m个采样周期后取样一次，共n次 3. 停止位检测：隔m个采样周期后取样并检测 接口结构 例6-5 用异步串行传输方式发送十六进制数8 A 16，数据位为8位，奇校验位一位，停止位一位，请画出波形图。 答： 通用异步接收器/发送器(UART) 出错标志 1. 奇偶错误 2. 帧错误 3. 溢出(丢失)错误(overrun error) 串行接口实例：EIA-232 EIA-232 25条信号线 请求发送RTS(Request to Send) 允许发送CTS(Clear to Send) 数据终端就绪DTR(Data Terminal Ready) 数据集就绪DSR(Data Set Ready) 载波检测CD(Carry Detect) EIA-232-D信号定义 6.3.2 IDE磁盘接口 IDE接口定义 IDE接口定义 DA0~DA2 寻址，与CS1FX*和CS3FX*一起使用 DIOR* 启动读周期 DIOW* 启动写周期 DD0~DD15 传输磁盘数据 IORDY 指示磁盘驱动器需要进行数据传输。 IOCS16 16位输入输出的控制信号，已准备送出或接受数据。 DMARQ 启动向磁盘驱动器或从驱动器往外传输数据 DMACK* 数据传输结束 INTQ 驱动器中断请求 DASP* 驱动器