- 1、本文档共12页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于Quartus II的400240像素液晶显示驱动设计
一、实验要求
要求根据图2-1及表2-1的参数,选用Altera公司的Cyclone系列芯片EP1C12Q240C8, 在Quartus9.0环境下编写该液晶显示器的驱动程序,使得该液晶显示器(400*240像素)可以进行两种显示模式,即黑白隔行显示、黑白隔列显示,并在Quartus9.0环境下编译通过。其中给定外部时钟频率为40MHz,四分频后10MHz信号提供给DOTCLK输入。
图1-1
二、实验环境
1、实验芯片:Altera公司的Cyclone系列芯片EP1C12Q240C8。
2、运行环境:Quartus9.0。
三、实验原理
该液晶驱动就是最简单的VGA显示控制。目前常见显示器,一般由CRT (阴极射线管)构成,彩色是由R、G、B三基色组成,CRT用逐行扫描或隔行扫描的方式实现图像显示,由VGA控制模块产生的水平同步信号和垂直同步信号控制阴极射线枪产生的电子束,打在涂有荧光粉的荧光屏上,产生R、G、B三基色,合成一个彩色像素。扫描从屏幕的左上方开始,由左至右,由上到下,逐行进行扫描,每扫完一行,电子束回到屏幕下一行的起始位置。在回扫期间,CRT对电子束进行消隐,每行结束是用行同步信号HS进行行同步;扫描完所有行,再由场同步信号VS进行场同步,并使扫描回到屏幕的左上方,同时进行场消隐,预备下一场的扫描。行同步信号HSYNC 和场同步信号VSYNC是两个重要的信号。显示过程中,HSYNC 和VSYNC的极性可正可负,显示器内可自动转换为正极性逻辑。显示器每扫描完一行,再扫描下一行时会花一定时间来准备,因此要满足时序要求,如图2-1所示。
图2-1 VGA行扫描时序图
同样每扫描完一帧,再扫描下一帧行时也会花一定时间来准备,因此也要满足其时序要求,如图2-2所示。
图2-2 VGA场扫描时序图
分析图1-1和表2-1可知,该液晶驱动程序需要产生七个信号,即IRD、IGD、IBD、HSYNC、VSYNC、DE和DOTCLK。其中IRD、IGD、IBD分表表示R、G、B三种颜色,HSYNC和VSYNC分别表示行扫描和场扫描,DE表示信号输入,DOTCLK是外部时钟四分频后的时钟信号。
表2-1 液晶驱动引脚说明
实验要求时序图,如下图2-3和所示:
图2-3输出时序图
表2-2 参数表
观察输出时序图2-3和参数说明表2-2,对照图2-1VGA行扫描时序图和图2-2场扫描时序图,可以计算出行扫描时序要求和场扫描时序要求。
表2-3 行扫描时序要求 (单位:像素,即输出一个像素的时间间隔)
行同步头 行图像 行周期 对应位置 Tf Ta Tb Tc Td Te Tg 时间(Pixels) 0 2 6 0 400 0 408
表2-4 场扫描时序要求 (单位:像素,即输出一个像素的时间间隔)
行同步头 行图像 行周期 对应位置 Tf Ta Tb Tc Td Te Tg 时间(Pixels) 0 1 0 0 240 0 241 本实验要求隔行黑白显示和隔列黑白显示,且表示三基色R、G、B的IRD、IBD和IGD均是六位输出,故R、G、B对应颜色编码如下表所示:
表2-5 颜色编码
颜色 R G B 黑 000000 000000 000000 白 111111 111111 111111 四、实验源代码
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY LCD_DRIVER IS
PORT(
SCLKIN : IN STD_LOGIC;
MODE : IN STD_LOGIC;
IRD : OUT STD_LOGIC_VECTOR(5 DOWNTO 0);
IGD : OUT STD_LOGIC_VECTOR(5 DOWNTO 0);
IBD : OUT STD_LOGIC_VECTOR(5 DOWNTO 0);
DOT_CLK : OUT STD_LOGIC;
DE : OUT STD_LOGIC;
HSYNC : OUT STD_LOGIC;
VSYNC : OUT STD_LOGIC);
END LCD_DRIVER;
ARCHITECTURE ONE OF LCD_DRIVER IS
SIGNAL SYS_CLK : STD_LOGIC;
SIGNAL VDOT_CNT,CC : STD_LOGIC_VECTOR(7 DOWNTO 0) :=; --
您可能关注的文档
- 城市轨道地铁车站施工与维护实训.doc
- 培训课件(MSDS).ppt
- 基于 GIS 和 RS 的信息化土地资源调查.ppt
- 基于51单片机点阵LED汉字显示屏设计.doc
- 基于51单片机的红外计数系统设计.docx
- 培训课件-公用配套设备科.ppt
- 城市轨道交通线路设计.ppt
- 基于AT89C52单片机简易函数信号发生器的设计.doc
- 基于AT89S52和DS18B20的数字温度计设计.doc
- 基于AVR单片机与LCD的LC(电容电感)测试仪设计(论文).doc
- 四川省德阳市罗江中学2025届高三考前热身化学试卷含解析.doc
- 山东省枣庄现代实验学校2025届高三下学期第五次调研考试化学试题含解析.doc
- 吉林省长春市十一高中等九校教育联盟2025届高三一诊考试生物试卷含解析.doc
- 2025届江苏省盐城市伍佑中学高考仿真模拟化学试卷含解析.doc
- 2025届广西贺州中学高考冲刺押题(最后一卷)生物试卷含解析.doc
- 安徽省池州市贵池区2025届高三第一次模拟考试生物试卷含解析.doc
- 宁夏银川一中2025届高三(最后冲刺)化学试卷含解析.doc
- 广东省广州市增城区四校联考2025届高考压轴卷化学试卷含解析.doc
- 2025届邯郸市第一中学高考生物必刷试卷含解析.doc
- 2025届安徽省安庆市石化第一中学高考仿真卷化学试卷含解析.doc
文档评论(0)