数字电路与逻辑设计期末复习试题3套（大学期末复习资料）.doc

试 题 一 一、填空题。（每空1分，共30分）。 1、 2、十进制整数转换成二进制时采用 法；十进制小数转换成二进制时采用 法。 3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算＿ ＿、＿ ＿、＿ ＿、＿ ＿。 4、逻辑函数有四种表示方法，它们分别是 、 、 ＿ 和 。 5、消除竞争冒险的方法有＿＿＿、＿＿＿、＿＿＿等。 6、按逻辑功能分类，触发器可分为等四种类型。 从结构上看，时序逻辑电路的基本单元是 。 JK触发器特征方程为 。 A/D转换的一般步骤为：取样编码。 一个EPROM有18条地址输入线，其内部存储单元有个。 D/A转换器的主要参数有 12、就逐次逼近型和双积分型两种A/D转换器而言，??的抗干扰能力强，的转换速度快。 1、以下说法正确的是（ ）： (A) 数字信号在大小上不连续，时间上连续，模拟信号则反之； (B) 数字信号在大小上连续, 时间上不连续，模拟信号则反之； (C) 数字信号在大小和时间上均连续, 模拟信号则反之； (D) 数字信号在大小和时间上均不连续, 模拟信号则反之； 2A+BC=（ ） (A) A+B (B) A+C (C)（A+B）（A+C） (D) B+C 3 ）。 (A) 与非门 (B) 或非门 (C) 异或门 (D) 同或门 4、逻辑函数F=（A+B）（A+C）（A+D）（A+E）=（ ） (A) AB+AC+AD+AE (B) A+BCED (C)（A+BC）（A+DE） (D) A+B+C+D CMOS电路的电源电压范围较大，约在（ ）。 (A)－5V~＋5V (B)3~18V (C)5~15V (D)＋5V6、四输入的译码器，其输出端最多为（ ）。 (A)4个 (B)8个 (C)10个 (D)16个 7、当74LS148的输入端按顺序输，输出为（ ）。 (A)101 (B)010 (C)001 (D)110 8、函数的反函数 ( ) (A) (B) (C) (D) 9、若已知 成立的最简单的方法是依据（ ）规则 (A)代入规则 (B)对偶规则 (C)反演规则 (D)互补规则 10、边沿触发JK触发器的特征方程是（ ） (A)θ =+k (B)θ=+ (C)θ=J+ (D)θ=J+K 11、如图所示的波形图，其表示的逻辑关系是（ ） (A)F=A·B (B)F=A+B (C)F= (D)F= 12、已知某触发器的时钟CP，异步置0端为RD，异步置1端为SD，控制输入端Vi和输出Q的波形如图所示，根据波形可判断这个触发器是（ ）。 (A)上升沿D触发器 (B)下降沿D触发器 (C)下降沿T触发器 (D)上升沿T触发器 13、寄存器要存放n位二进制数码时，需要( )个触发器。 (A)n (B) (C) (D)n/2 14、下列哪个不能用555电路构成： ( ) (A)施密特触发器 (B)单稳态触发器(C)多谐振荡器 (D)晶体振荡器 15、对电压、频率、电流等模拟量进行数字处理之前，必须将其进行（ ） (A)D/A转换 (B)A/D转换 (C)直接输入 (D)随意 1、（ ）2、逻辑函数是最简的与或表达式。TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理（ ）5、若。 （ ）6如图所示是一个具有两条反馈回路的电平异步时序逻辑电路。 并行加法器采用先行进位（并行进位）的目的是简化电路结构。CMOS与非门的未用输入端应连在高电平上。TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下 （ ）10、三态门输出为高阻时，其输出线上电压为高电平 2、 (最简与或式) 3、（卡诺图法化简） 4、试化简逻辑函数,约束条件为，将结果写成与非—与非表达式。 五、综合分析题（本题共2小题其中第1题10分第2题15分，共25分） 1、分析下图所示电路，写出COMP=0，Z=1，及COMP=1，Z=0时，的逻辑表达式，列出真值表，指出点了完成什么逻辑功能。 2、试分析所示的计数器在M = 1和M = 0时各为几进制。同步十进制加法计数器74160的功能表如表所示。 表