时序逻辑设计实践.PPT

制作：金燕华 第7章 内容回顾 锁存器和触发器 同步时序分析 同步时序设计 基本概念 组合逻辑电路（combinational logic circuit） 时序逻辑电路（sequential logic circuit） 状态（state）、有限状态机 反馈时序电路（feedback sequential circuit） 时钟同步状态机（clocked synchronous state machine） Mealy型 和 Moore型 锁存器和触发器 几个概念： 时钟（clock）、时钟周期、时钟频率 时钟信号高电平有效 触发沿（clock tick）、占空比（duty cycle） 双稳态元件、亚稳态特性 锁存器（Latch） 触发器（Flip-Flop，F/F） 时钟同步状态机结构 时钟同步状态机分析 由电路图确定激励方程和输出方程（组合电路） 将激励方程代入触发器特征方程得下一状态Q* —— 状态方程（转移方程），时序的 利用状态转移方程、输出方程构造状态/输出表 画出状态图、波形图（可选） 检查电路是否可以自启动 描述电路功能 时钟同步状态机设计 根据命题构造状态/输出表 状态化简（状态最小化） 状态编码（状态赋值） 建立转移/输出表（考虑未用状态的处理） 选择触发器作为状态存储器 得到激励方程和输出方程 画逻辑电路图 第8章 时序逻辑设计实践 SSI型锁存器和触发器 MSI器件：计数器、移位寄存器 其它：文档、迭代、故障和亚稳定性 8.1 时序电路文档标准 一般要求：（P479） 逻辑符号： 边沿触发、主从输出 异步预置（顶端）、异步清零（底端） 状态机描述 文字、状态表、状态图、状态转移列表 时序图及其规范（P481） 8.2 锁存器和触发器 SSI锁存器和触发器 开关消抖 总线保持电路 多位锁存器和寄存器 4位寄存器74x175 8位寄存器 8.4 计数器 模（modulus）：循环中的状态个数 模m计数器（又称 m分频计数器） n位二进制计数器 第8章 时序逻辑设计实践 SSI型锁存器和触发器 MSI器件：计数器、移位寄存器 其它：文档、迭代、故障和亚稳定性 内容回顾 时序电路文档标准 定时图及其规范 锁存器和触发器 SSI型锁存器和触发器 应用：开关消抖、总线保持 多位寄存器和锁存器 8.4 计数器 模（modulus）：循环中的状态个数 模m计数器（又称 m分频计数器） n位二进制计数器 计数器的分类 按时钟：同步、异步 按计数方式：加法、减法、可逆 按编码方式：二进制、十进制BCD码、循环码 计数器的功能 计数、分频、定时、产生脉冲序列、数字运算 本节内容 行波计数器、同步计数器 MSI型计数器及其应用 二进制计数器状态的译码 行波计数器（ripple counter） 同步二进制加法计数器 同步计数器 有使能端的同步计数器 有使能端的同步计数器 同步二进制加法计数器 4位二进制计数器74x163 4位二进制计数器74x163 其它MSI计数器 74x160、74x162 1位十进制（BCD）加法计数器（异、同步清零） 其它MSI计数器 74x169 可逆计数器 二进制计数器状态的译码 任意模值计数器 利用SSI器件构成 —— 时钟同步状态机设计 利用MSI计数芯片构成 —— 利用n位二进制计数器实现模m计数器 分两种情况考虑： m 2n m 2n 用4位二进制计数器74x163实现模11计数器 用4位二进制计数器74x163实现模11计数器 74x163用作余3码计数器 计数器的级联 模m计数器（ m 2n） 先进行级联，再整体置零或预置数 例：用74x163构造模193计数器 两片163级联得8位二进制计数器（0～255） —— 采用整体清零法，0～192 —— 采用整体预置数法，63～255 256－193＝63 （P512图8-40） 若 m 可以分解：m = m1?m2 分别实现m1和m2，再级联 第8章 时序逻辑设计实践 SSI型锁存器和触发器 MSI器件：计数器、移位寄存器 其它：文档、迭代、故障和亚稳定性 同步二进制加法计数器 MSI计数器 74x163、74x163 4位二进制加法计数器（异、同步清零） 74x160、74x162 1位十进制（BCD）加法计数器（异、同步清零） 74x169 4位二进制可逆计数器 计数器可以用作分频器 任意模值计数器 —— 利用n位二进制计数器实现模m计数器 分两种情况考虑： m 2n m 2n 计数器的级联 模m计数器（ m 2n） 先进行级联，再整体置零或预置数 例：用74x163构造模193计数器 两片163级