65nmCMOS工艺,紧密型全差动D-bandCMOS放大器.docxVIP

65nm CMOS工艺，紧密型全差动D-band CMOS放大器摘要一种全差动144GHz CMOS放大器已经在65nm工艺下得到验证。它可以达到最大20dB的功率增益并且在大于38GHz的126GHz到164GHz的频率范围内具有正向增益。随着电路结构的层叠，该放大器可以承受最高2V的电源电压，而不产生可靠性问题。在2V电源电压下，该放大器可以传送超过5.7dBm的饱和输出功率，以及5dBm的P1dB。该放大器的特点是含带有片上级间匹配的三级共源共栅结构。该片占用0.05 mm2的区域，并且在1.4V 以及 2V电压下可以分别产生39mA and 51mA的电压。据我们所知，在超过100GHz的CMOS放大器中，该放大器可以提供最高的功率增益，它也因此为D-band雷达以及无源成像系统的应用铺好了路。1、介绍CMOS技术已经被广泛用于各种射频应用，比如移动电话、WLAN，以及蓝牙技术等，这主要源于它的特大的集成规模能力以及强大的片上数字信号处理能力。CMOS不仅在计算和微控制应用中作为主要部件，它已经在单片集成电路及系统中具有统治地位。在空间、重量、功率限制的环境中，CMOS技术继续推动科技前沿向集成更多复杂功能到单芯片的微型系统方向发展。现在的CMOS技术已经发展到可以集成高频应用，比如在60GHz band或更高频率的HDMI,WLAN,以及WPAN通信等。一些V band CMOS收发器已经得到验证，并且证明了CMOS毫米波（mm-Wave）的可行性。加上数字辅助方法以及片上自愈算法，CMOS技术可以产生与更昂贵的III-V对应系统有同样性能的III-V系统。Mm-Wave放大器是收发器中一个最关键性及最具挑战性的隔离器件。该放大器在接收端作为低噪声放大器以获取小输入信号，在发射端作为功率放大器以产生足够大的输出功率。尽管有缓慢晶体管以及CMOS中集成无源元件损失的限制，一种通过采用虚拟填空微带线的65nm CMOS工艺150GHz放大器已经得到验证。该放大器具有8dB增益和27GHz带宽。它采用简单匹配拓扑技术另加优化晶体管来提高运行频率极限。Reference [4]展示了一个65nm工艺六阶140GHz放大器。在1.2V电源下，它可以达到最高9dB的增益。所有超过100GHz的放大器一般增益比较低（10dB）并且采用单端结构。而这些特点都会妨碍他们在通信以及成像系统中的应用。这些应用需要足够高的增益来提高接收器的灵敏度。这些特点也由于它们对电源/地寄生效应以及衬底耦合的敏感性不利于集成到单片系统。为满足系统增益要求并且让其对共模噪声免疫，该论文设计了一个约140GHz的全差动CMOS放大器。该设计不仅涉及到放大器设计，也讨论器件尺寸/布局优化设计以及级间匹配。级间匹配附有测试结果。2、放大器设计A. Mm-Wave CMOS器件尽管65nm工艺CMOS可以提供高于200GHz/230GHz的fT和fMAX，但是代工厂不支持相应的器件模型。这是因为实际器件性能是对布局高度依赖的。尤其是，外在寄生参数，比如栅/源/漏电阻，衬底电阻以及它们之间的耦合电容，最终决定了可能达到的最大增益。MOS 的fT和fMAX可以简单总结如下：其中，Cgt代表总的栅电容，Rg是栅电阻，Cgd是栅漏电容。为减少栅电阻，采用插指结构来增大栅宽，从而增大跨到gm。这不仅提高fMAX，而且可以显著提高噪声因子。但是，在固定器件宽度条件下，栅极衬底电容随着手指数量的增加而增加，进而反过来减小fT。双栅连接是用来进一部减少串联栅电阻。但是，由于耦合效应，不可避免地增大了栅电容，当运行频率高于100GHz时，会变得更严重。为权衡性能，该单端栅连接放大器采用了0.6μm的指宽。这不仅提供了相对较小的栅极串联电阻和电容，而且可以允许区域高效连线，它提供低源漏电阻。器件金属连线也会显著影响器件性能。代工厂支持的RF器件布线风格可能不是最优化的，因为其大的栅极连线电阻和过大的栅漏耦合电容。栅漏耦合电容会产生寄生米勒电容，如图Fig. 1(a)。鉴于mm-wave 放大器中的宽信号线，如图Fig. 1(b)所示的采用单栅连线的新器件通路或许由于其有并联的较小栅极电阻以及最小化的栅漏电容而获得较好的性能。现有的代工厂所支持的被用于低频的BSIM3V4模型不能直接应用在mm-Wave放大器设计中。一种包含外在如串联电阻、耦合电容、衬底电容和接入线效应等寄生参数的改进模型被用来辅助如图Fig.2(a)所示的设计。RG, RD, and RS代表由导线引入的至栅极、源级、漏极的串联电阻; CGS, CGD, CDS是耦合电容，传输线体现了包含电阻/电容以及磁性效应的接入线效应。实际上，这些参数很难被加进模型中，所以强大的EDA工具来辅助进程成为必要。从Caliber