AD5667中文资料_工作原理.docx

申明：本文为个人使用而翻译。因水平有限，存在错误之处实属正常。如有不当之处请查阅英文原版资料。同时请不要将此文档用作商业用途！AD5667/AD5667R/AD5627R/AD5647R中文资料书签：特性………………………………应用………………………………原理框图…………………………一般说明…………………………修订历史…………………………规格说明书………………………绝对最大额定参数………………引脚配置和功能说明……………典型性能特征……………………术语………………………………工作原理…………………………使用方法（信息）………………外形尺寸…………………………特性（略）应用工业控制数据采集系统以电池为动力的便携式设备数字增益和偏移调整可编程电压和电流源程控衰减器原理框图图1 AD5627R/AD5647R/AD5667R图2 AD5627/AD5667一般说明（略）修订历史（略）规格说明书（略）绝对最大额定参数（略）引脚配置和功能描述图1芯片引脚图表1 引脚说明引脚序号引脚名称功能说明1OUTA来自DAC A的模拟输出电压。输出放大器能以轨对轨方式操作。2OUTB来自DAC B的模拟输出电压。输出放大器能以轨对轨方式操作。3GND地。器件上所有电路的基准点。4LDAC发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部DAC 寄存器。允许所有DAC 输出同步更新。也可以将该引脚永久接为低电平。5CLR异步清零输入。CLR 输入对下降沿敏感。在CLR 为低电平期间，所有LDAC脉冲都被忽略。当CLR 激活时，所有输入和DAC 寄存器均载入零电平。这将使输出清零。器件在下一次有效写操作的最后一个字节的第9个下降沿退出清零编码模式。如果CLR 在写序列期间有效，写操作将被中止。如果CLR在高速模式被激活，the part(这)将退出高速模式。6ADDR三态地址输入。设置7位从机地址的两个最低显著位（位A1 ， A0位）。7SCL串行时钟引脚。同SDA线，作为时钟和数据输入和输出24为输入寄存器。8SDA串行数据输入输出引脚。同SCL线，作为时钟和数据输入和输出24为输入寄存器。该引脚双向漏极开路数据线，拉动供应需接上拉电阻。9VDD电源输入引脚。这些器件可以采用2.7 V 至5.5 V 电源供电，电源应通过并联的10 μF电容和0.1 μF电容去耦至GND 。10REFin/REFoutAD56x7R芯片有一个共同的引脚作为参考输入和参考输出。当使用内部基准时，这是参考输出引脚。当使用外部基准时，这是参考输入引脚。默认此引脚作为参考输入引脚（内部基准和基准输出仅适用于后缀R版本）。AD56x7只有一个参考输入引脚。典型性能特征（略）术语（略）工作原理D/A section :D/A 部分AD56x7R / AD56x7的DAC采用CMOS工艺制作。该架构由一个电阻串DAC和一个输出缓冲放大器组成。图52示出了DAC结构的方框图。图52 DAC结构DAC的输入编码为直接二进制，使用外部基准电压源时的理想输出电压为：使用内部基准电压源时的理想输出电压为：其中：D是载入DAC寄存器中的二进制代码的十进制等效值：AD5627R/AD5627(12位)：0至4095AD5647R(14位)：0至16,383 。AD5667R/AD5667R(16位)：0至65,535 。N为DAC分辨率。Resistor string :电阻串电阻串示于图53。它只是一串电阻，各电阻的值为R 。载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电压，以馈入输出放大器。抽取电压的方法是将连接电阻串与放大器的开关之一闭合。由于它是一串电阻，因此可以保证单调性。图53 电阻串Output amplifier :输出放大器输出缓冲放大器可以在其输出端产生轨到轨电压，输出范围为0 V至VDD。它能驱动连接至GND的并联的一个2 kΩ负载和1000 pF电容。输出放大器的源电流和吸电流能力如图33和图34。压摆率为1.8 V/μs，1/4到3/4满量程建立时间为7μs。Internal reference :内部基准AD5627R / AD5647R / AD5667R片上基准的特性。版本没有后缀R需要一个外部基准。在上电和使能写控制寄存器时，片上基准电压源关闭。详情参见内部参考设置部分。版本采用10引脚LFCSP封装有一个1.25 V基准电压源， 2.5 V的满量程输出。VDD为2.7 V至5.5 V时这部分可运转。版本采用10引脚MSOP封装有一个2.5 V基准电压源， 5 V的满量程输出。支持该功能需要VDD提供2.7 V至5.5 V的电源，但VDD小于5V时，输出电压被钳位到VDD。请参阅订购指南模型的完整列表。每个部分的内部基准电