数字集成电路设计高速cmos设计.pptVIP

第8章 高速CMOS逻辑电路设计p32;本章概要;8.1 门延时的估计 任意逻辑门的延时;;;;8.1 门延时的估计 NAND2:推导;;对一个具有M级的逻辑链，若每个逻辑门的延时为ti，则整个链的总延时为 每部分延时取决于 门的类型： 非门、与非门、或非门等 门的尺寸： FET尺寸的放大倍数 输入信号 扇出和扇入;8.1 门延时的估计 复合逻辑门之实例;8.1 门延时的估计 逻辑门的对称性;8.1 门延时的估计 经验模型(1);;8.2 驱动大电容负载 反相器基本参数;8.2 驱动大电容负载 反相器驱动反相器;8.2 驱动大电容负载 反相器链延时问题;第一级是标准尺寸反相器，输入电容为C1，FET电阻为R1，FET互导为β1，各级单调放大，即有 各级按同一因子S1放大，则有 各级参数的表达通式 ;8.2 驱动大电容负载 优化目标;8.2 驱动大电容负载 延时的计算;8.2 驱动大电容负载 最优值的推导;8.2 驱动大电容负载