基于FPGA的键盘输入累计存储IP核的设计与验证.pdfVIP

第 卷第 期 25 3 机电产品开发与创新 Vol．25,No．3 年 月 Development ＆ Innovation of Machinery ＆ Electrical Products ·制造业信息化· 2012 5 May．,2012 文章编号： 1002－6673 （2012） 03－085－03 基于FPGA 的键盘输入累计存储IP 核的设计与验证 张 跃， 储江伟， 韩冰源 （东北林业大学交通学院， 黑龙江哈尔滨 150040） 摘 要： 基于 设计了一款通用键盘 核， 该核主要实现对键盘输入信号的计算与存储功能， 并在 FPGA IP quartus Ⅱ环境下使用VHDL 语言， 采用自顶向下设计方式， 编辑生成RTL 原理图， 并做了相关的 时序仿真验证。 经验证此 核具有较强的鲁棒性和较高的反应速度， 可作为基础输入模块， 为其 IP 他模块提供有力控制输入与数据支持。 关键词： ； ； ； 时序仿真验证 FPGA Quartus Ⅱ VHDL 中图分类号： F294 ； U115 文献标识码： A doi:10.3969/j.issn.1002-6673.2012.03.036 The Implementation and Verification of Keyboard Input and Accumulation Storage of IP Core Based on FPGA ZHANG Yue, CHU Jiang-Wei ， HAN Bing-Yuan (Transportation College, Northeast Forestry University, Harbin Heilongjiang 150040 ， China ） Abstract: A universal keyboard IP core has been devised based on FPGA which mainly deals with the realization of calculation and storage of the keyboard-input signal. Meanwhile the new device employs VHDL language in the environment of Quartus Ⅱ. Adopts top-down design method, edits and generates RTL schematic diagram and at the same time produces related sequential simulation validation. The experiment shows the IP core has strong robustness and high response speed, can be used as the primary input module which can provide the other modules with powerful control input and data support. ； ； ； Key words: FPGA Quartus Ⅱ VHDL sequential simulation valid