基于电力线通信芯片可测性设计的研究实现_潘照华.pdfVIP

Package, T est and E quipm ent DO I: 1013969/ j1 issn11003- 353 120111071014 潘照华, 万培元, 林平分 ( 北京工业大学 北京市嵌入式系统重点实验室, 北京 100124) : 集成电路的快速发展, 迫切地需要快速高效低成本且具有 重复性的测试方案, 这也成为 测性设计的发展方向此次设计基于一款电力线通信芯片, 数字部分采用传统常用的 数字模块扫描链测试和存储器内建自测试; 同时利用芯片正常的通信信道, 引入模拟环路测试和 芯片环路内建自测试, 即覆盖了所有模拟模块又保证了芯片的基本通信功能, 而且最大限度地减 少了对芯片整体功能布局的影响最终使芯片良率在 98% 以上, 达到了大规模生产的要求此 设计 以为当前数模混合通信芯片的测试提供参考 : 测性设计; 扫描测试; 内建自测试; 芯片环路内建自测试; 模拟环路测试 : TN407; TN453 : A : 1003- 353X ( 2011) 07- 0554- 04 Research and Implementation ofDesign for TestBased on Power-Line Communication ICs Pan Zhaohua, W an Peiyuan, L in Pingfen (B eji ing Embedded System K ey Lab , Beij ing University of Technology , Beij ing 100124, Ch ina ) Abstract: The rap id development of ICs requ ires a rapid, efficien,t low-cost, predictab le and repeatab le testing solution, w hich becomes the trend in DFT field1 The research adopted the traditional scan chain test for digital part and BIST for memory, and used the chip function commun ication channel to in troduce the analog loopback test and ch ip loopback bu ilt-in self test, w hich covered all analog parts in the ch ip, guaran teed the basic commun ication function and almost decreased influence of the ch ip function structure1 F inally, the ch ip y ield is above 98% , and m eets themass-production requirement1 It can be a reference for most ofm i ed analog-d igital commun ication ch ips testing1 ey words: design for test ( DFT ); scan test; bu ilt-in self test ( BIST); ch ip loopback bu ilt-in self tes;t analog loopback test EEACC: 2570A , 0 引言