logo

您所在位置网站首页 > 海量文档  > 电子工程/通信技术 > 电子设计

数字电路EDA设计(第二版) 全套课件.pptx 307页

本文档一共被下载: ,您可全文免费在线阅读后下载本文档。

  • 支付并下载
  • 收藏该文档
  • 百度一下本文档
  • 修改文档简介
全屏预览

下载提示

1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值,立即自动返金币,充值渠道很便利
特别说明: 下载前务必先预览,自己验证一下是不是你要下载的文档。
  • 上传作者 别样风华(上传创作收益人)
  • 发布时间:2017-10-09
  • 需要金币200(10金币=人民币1元)
  • 浏览人气
  • 下载次数
  • 收藏次数
  • 文件大小:2.86 MB
下载过该文档的会员
你可能关注的文档:
EDA技术在电子设计领域的主要应用包括电子CAD与集成电路设计。随着电子CAD的发展,EDA技术也日益应用于集成电路设计,尤其是ASIC设计。ASIC是Application Specific Intergrated Circuit的简称,即专用集成电路。 ASIC通常分为模拟ASIC、数字ASIC、模数混合ASIC与微波ASIC。 数字ASIC可以划分为全定制ASIC、半定制ASIC和可编程ASIC三大类别。 ; 半定制ASIC实际上是一种半成品的ASIC,这种ASIC内部已经预制好单元电路,但各单元之间的连线掩膜尚未制造,有待设计确定。半定制ASIC包括门阵列ASIC与标准单元ASIC。门阵列ASIC片上提供了大量规则排列的单元(早期的单元是门,故称门阵列),将这些单元按不同规律连接到一起就可以产生不同的功能。标准单元ASIC的特征是标准单元库,设计时通过调用库中提供的标准单元的版图完成版图设计,由于标准单元库的内容经过精心设计,因此通过调用其内容设计的版图往往能用较短的设计周期获得较高的性能。; 全定制ASIC需要设计者借助全定制IC版图设计工具,由设计者手工设计IC版图,包括芯片内部的布局布线、规则验证、参数提取、一致性检查等,这种ASIC对设计人员提出了很高的经验要求,设计周期长且设计成本高,适用于批量很大的芯片。; 编程ASIC的典型应用是PLD(可编程逻辑器件)。可编程逻辑器件的核心价值体现在“可编程”,可编程是指器件的内部硬件连接可修改,大部分的可编程逻辑器件可以多次修改其内部布局布线从而改变所具有的逻辑功能,这为设计的修改完善与产品升级带来了很大的灵活性。由于主要逻辑功能在PLD内部实现,外界只能看到输入输出引脚,不能轻易知悉PLD内部的连接情况,因而也增加了数字电路设计的保密性。;; EDA设计输入指设计者采用某种描述工具描述出所需的电路逻辑功能,然后将描述结果交给EDA软件进行设计处理。设计输入的形式有硬件描述语言输入、原理图输入、状态图输入、波形输入或几种方式混合输入等。其中硬件描述语言输入是最重要的设计输入方法。目前业界常用的硬件描述语言有VHDL、Verilog-HDL、ABEL-HDL,本书主要介绍VHDL语言的设计方法。; 设计实现的过程由EDA软件承担,设计实现是将设计输入转换为可下载入目标器件的数据文件的全过程。设计实现主要包括优化(Optimization)、合并(Merging)、映射(Mapping)、布局(Placement)、布线(Routing)、下载数据产生等步骤。;; 优化是指EDA软件对设计输入进行分析整理,使得逻辑最简,并转换为适合目标器件实现的形式。 合并是指将多个模块文件合并为一个网表文件。 映射是指根据具体的目标器件内部的结构对设计进行调整,使逻辑功能的分割适合于用指定的目标器件内部逻辑资源实现。映射之前软件产生的网表文件与器件无关,主要是以门电路和触发器为基本单元的表述,映射之后产生的网表文件将对应于具体的目标器件的内部单元电路,比如针对XILINX公司的FPGA芯片,映射后的网表文件将逻辑功转换为以CLB为基本单元的表述形式,便于后续布局。; 映射将逻辑功能转换为适合于目标器件内部硬件资源实现的形式后,实施的具体的逻辑功能分配,即用目标器件内不同的硬件资源实现各个逻辑功能,这一过程称为布局。针对XILINX公司的FPGA芯片,布局就是将映射后的各个逻辑子功能分配给具体的某个CLB的过程。 布线是指在布局完成后,根据整体逻辑功能的需要,将各子功能模块用硬件连线连接起来的过程。 产生下载数据是指产生能够被目标器件识别的编程数据。对于可编程逻辑器件而言,CPLD的下载数据为熔丝图文件即JEDEC文件;FPGA的下载数据为位流数据文件Bitstream。; 器件下载也称为器件编程,这一步是将设计实现阶段产生的下载数据下载入目标器件的过程。;设计验证包括功能仿真、时序仿真与硬件测试。这一步通过仿真器来完成,利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励,可以观察中间结果以及输出波形。必要时,可以返回设计输入阶段,修改设计输入,最终达到设计要求。;TOP-DOWN设计方法;;ABEL-HDL; Verilog-HDL; VHDL语言涵盖面广,抽象描述能力强,支持硬件的设计、验证、综合与测试。VHDL能在多个级别上对同一逻辑功能进行描述,如可以在寄存器级别上对电路的组成结构进行描述,也可以在行为描述级别上对电路的功能与性能进行描述。无论哪种级别的描述,都有赖于优良的综合工具

发表评论

请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
用户名: 验证码: 点击我更换图片

“原创力文档”前称为“文档投稿赚钱网”,本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。原创力文档是网络服务平台方,若您的权利被侵害,侵权客服QQ:3005833200 电话:19940600175 欢迎举报,上传者QQ群:784321556