数字电路EDA设计(第二版)第一章 绪论.pptVIP

数字电路EDA设计(第二版)第一章 绪论.ppt

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术在电子设计领域的主要应用包括电子CAD与集成电路设计。随着电子CAD的发展,EDA技术也日益应用于集成电路设计,尤其是ASIC设计。ASIC是Application Specific Intergrated Circuit的简称,即专用集成电路。 ASIC通常分为模拟ASIC、数字ASIC、模数混合ASIC与微波ASIC。 数字ASIC可以划分为全定制ASIC、半定制ASIC和可编程ASIC三大类别。 ; 半定制ASIC实际上是一种半成品的ASIC,这种ASIC内部已经预制好单元电路,但各单元之间的连线掩膜尚未制造,有待设计确定。半定制ASIC包括门阵列ASIC与标准单元ASIC。门阵列ASIC片上提供了大量规则排列的单元(早期的单元是门,故称门阵列),将这些单元按不同规律连接到一起就可以产生不同的功能。标准单元ASIC的特征是标准单元库,设计时通过调用库中提供的标准单元的版图完成版图设计,由于标准单元库的内容经过精心设计,因此通过调用其内容设计的版图往往能用较短的设计周期获得较高的性能。; 全定制ASIC需要设计者借助全定制IC版图设计工具,由设计者手工设计IC版图,包括芯片内部的布局布线、规则验证、参数提取、一致性检查等,这种ASIC对设计人员提出了很高的经验要求,设计周期长且设计成本高,适用于批量很大的芯片。; 编程ASIC的典型应用是PLD(可编程逻辑器件)。可编程逻辑器件的核心价值体现在“可编程”,可编程是指器件的内部硬件连接可修改,大部分的可编程逻辑器件可以多次修改其内部布局布线从而改变所具有的逻辑功能,这为设计的修改完善与产品升级带来了很大的灵活性。由于主要逻辑功能在PLD内部实现,外界只能看到输入输出引脚,不能轻易知悉PLD内部的连接情况,因而也增加了数字电路设计的保密性。;; EDA设计输入指设计者采用某种描述工具描述出所需的电路逻辑功能,然后将描述结果交给EDA软件进行设计处理。设计输入的形式有硬件描述语言输入、原理图输入、状态图输入、波形输入或几种方式混合输入等。其中硬件描述语言输入是最重要的设计输入方法。目前业界常用的硬件描述语言有VHDL、Verilog-HDL、ABEL-HDL,本书主要介绍VHDL语言的设计方法。; 设计实现的过程由EDA??件承担,设计实现是将设计输入转换为可下载入目标器件的数据文件的全过程。设计实现主要包括优化(Optimization)、合并(Merging)、映射(Mapping)、布局(Placement)、布线(Routing)、下载数据产生等步骤。;设计实现; 优化是指EDA软件对设计输入进行分析整理,使得逻辑最简,并转换为适合目标器件实现的形式。 合并是指将多个模块文件合并为一个网表文件。 映射是指根据具体的目标器件内部的结构对设计进行调整,使逻辑功能的分割适合于用指定的目标器件内部逻辑资源实现。映射之前软件产生的网表文件与器件无关,主要是以门电路和触发器为基本单元的表述,映射之后产生的网表文件将对应于具体的目标器件的内部单元电路,比如针对XILINX公司的FPGA芯片,映射后的网表文件将逻辑功转换为以CLB为基本单元的表述形式,便于后续布局。; 映射将逻辑功能转换为适合于目标器件内部硬件资源实现的形式后,实施的具体的逻辑功能分配,即用目标器件内不同的硬件资源实现各个逻辑功能,这一过程称为布局。针对XILINX公司的FPGA芯片,布局就是将映射后的各个逻辑子功能分配给具体的某个CLB的过程。 布线是指在布局完成后,根据整体逻辑功能的需要,将各子功能模块用硬件连线连接起来的过程。 产生下载数据是指产生能够被目标器件识别的编程数据。对于可编程逻辑器件而言,CPLD的下载数据为熔丝图文件即JEDEC文件;FPGA的下载数据为位流数据文件Bitstream。; 器件下载也称为器件编程,这一步是将设计实现阶段产生的下载数据下载入目标器件的过程。;设计验证包括功能仿真、时序仿真与硬件测试。这一步通过仿真器来完成,利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励,可以观察中间结果以及输出波形。必要时,可以返回设计输入阶段,修改设计输入,最终达到设计要求。;TOP-DOWN设计方法; ABEL-HDL ;ABEL-HDL; Verilog-HDL; VHDL语言涵盖面广,抽象描述能力强,支持硬件的设计、验证、综合与测试。VHDL能在多个级别上对同一逻辑功能进行描述,如可以在寄存器级别上对电路的组成结构进行描述,也可以在行为描述级别上对电路的功能与性能进行描述。无论哪种级

您可能关注的文档

文档评论(0)

别样风华 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档