一位十进制数的2421码加法器的设计.docxVIP

关键词 :2421 码 ;自补码 ;修正值 ;修正函数中图分类号 : TP39 文献标识码 :A 文章编号 :1009 - 2641 (2003) 02 - 0073 - 031引言运算器是计算机硬件组成的一部分 ,它也是 CPU 的重要组成部分 。运算器主要是用来完成算算和逻辑运算的部件 ,并具有暂存运算中间结果的功能 。运算速度是运算器的主要技术指标 。在计算机的应用中 ,如商用机和数据处理机 ,为了节省大十 —二的转换时间 ,提高运算器的运算速度 ,常采用 BCD 编码 。2421 码是一种典型的 BCD 码 ,又是码 ,利用该种编码设计十进制加法器 ,可以使运算器线路简单 。2一位十进制数的 2421 码加法器的设计2. 1 2421 码的编码形式的确定 2421 码是一种有权码 ,根据其各位的权值 ,设计其编码与十进制数的对应关系如下表所示 : 十进制数01234567892421 码00000001001000110100010101100111111011112. 2 十进制的 2421 码的加法运算规则针对 2421 编码的表示形式 ,将其所有的运算及其结果列于下表 :修正前的和C1C2C3C4修正后的和S1S2S3S4修正后进位f码相加A + B进位K十进制相加修正值0 + X0000 + X2421X00X242103 + 20011 + 001001010011010110 9 + 9 1111 + 1111 1110 1 0 1110 1 分析上表可知 ,有些 2421 编码可直接运算 ,而不需要修正 ,直接得出正确的结果 ;相反 ,有些运果必需进行修正 ,才能得到正确的结果 。总结十进制数的 2421 码加法运算法则 ,归纳如下几点 :①先将两个十进制数的 2421 码按四位二进制数相加 ;②当无进位并且需要修正时 ,修正值为 + 6 ;当有进位并且需要修正时 ,修正值为 - 6 ;③修正过程中 ,忽略进位的产生 。2. 3 一位十进制数的 2421 码加法器的组成由十进制数的 2421 码加法运算规则可知 ,使十进制数的 2421 码加法器需要一个四位二进制器 ,还需要按修正条件确定逻辑线路 ,用以控制加 6 或减 6 。2. 3. 1 修正条件的寻找由上述算法可知 ,两组十进制数的 2421 码相加 ,不论有进位或无进位 ,都有可能进行修正 ,如下000001010110011110001111+ 6 ( + 0110)111110110011110001001101011111- 6 ( + 1010)进一步分析发现 ,表二中的各项值之间有当且仅当的关系 ,从而得出修正函数表达式与修正前结果和进位 K 值有如下关 系 : 当 K = 0 时 ,f1 = K( C1 C2 C3 C4 + C1 C2 C3 C4 + C1 C2 C3 C4 + C1 C2 C3 C4 ) = K( C1 C2 C3 + C1 C2 C4 + C1 C2 C3 C4 )当 K = 0 时 ,修正值 为 + 0110 当 K = 1 时 ,f2 = K( C1 C2 C3 + C1 C2 C3 + C1 C2 C4 )当 K = 1 时 ,修 正 值为 - 0110 ,即 + 1010 ,产 生 进位不 保留 。 综上可得 : S = K( C1 C2 C3 + C1 C2 C4 + C1 C2 C3 C4 ) + K( C1 C2 C3 + C1 C2 C3 + C1 C2 C4 )2. 3. 2 一位十进制数的 2421 码加法器设两个一位十进制数 2421 码分别为 A1A2A3A4 和 B1B2B3B4 ,C1C2C3C4 为修正前的两个 2421 码之和 ,S1 S2 S3 S4为修正后之和 ,K为进位 ,则可获得一个一位十进制数的 2421 码加法器的逻辑图 ,如下图所示 。串进行数据处理 ,可以准确地求出任意正整数的阶乘 ,并编程予以实现 。关键词 :算法 ;阶乘 ;按位相乘中图分类号 : TP39 文献标识码 :A 文章编号 :1009 - 2641 (2003) 02 - 0075 - 021 引言我们知道 ,在计算机系统中 ,由于数据 是存放在有限的存储单元中的 ,显然 ,有限的存储单元无法存放无限大的数 , 也不能存放超过其存储能力范围的数 。因此计算 机表示数值数据的范围是有限的 , 而且所 能保留的有效数字位数也是有限的 , 如在 QBASIC 语言或 C 语言中 ,均以双精度浮点 数表示数据的范围为最大 , 它们均以 8 个 字节的宽度