张 第5章的内存扩展.pptVIP

* 写穿式 从CPU发出的写信号送Cache的同时也写入主存。 CPU Cache 主 存 * 回写式（写更新） 数据一般只写到Cache，当Cache中的数据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。 CPU Cache 主 存 更新 写入 * Cache的分级体系结构 一级Cache：容量一般为8KB---64KB 一级Cache集成在CPU片内。L1 Cache分为指令Cache和数据Cache。使指令和数据的访问互不影响。指令Cache用于存放预取的指令。数据Cache中存放指令的操作数。 二级Cache：容量一般为128KB---2MB 在PentiumⅡ之后的微处理器芯片上都配置了二级Cache，其工作频率与CPU内核的频率相同。 * Cache的分级体系结构 系统中的二级Cache CPU L1 Cache L2 Cache 速度和存储容量兼备 提高存取速度 主 存 提供存储容量 * * * * * * * * * * * * * * * * * * * * * * * * * * * * 第5章 存储器系统 * 主要内容： 存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器接口设计（存储器扩展技术） 高速缓存 * §5.1 概 述 主要内容： 存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别 * 一、存储器系统 * 1. 存储器系统的一般概念 将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存储器，容量接近 最大的存储器。 构成存储系统。 * 2. 两种存储系统 在一般计算机中主要有两种存储系统： Cache存储系统 主存储器 高速缓冲存储器 虚拟存储系统 主存储器 磁盘存储器 * Cache存储系统 对程序员是透明的 目标： 提高存储速度 Cache 主存储器 * 虚拟存储系统 对应用程序员是透明的。 目标： 扩大存储容量 主存储器 磁盘存储器 * 4. 微机中的存储器 通用寄存器组及 指令、数据缓冲栈 高速缓存 主存储器 联机外存储器 脱机外存储器 片内存储部件 内存储部件 外存储部件 * 二、半导体存储器 * 2. 半导体存储器的分类 内存储器 随机存取存储器（RAM） 只读存储器（ROM） * 随机存取存储器（RAM） RAM 静态存储器（SRAM）不需要动态刷新，价格高 动态存储器（DRAM）需动态刷新 * 只读存储器（ROM） 只读存储器 掩模ROM: 数据工厂生产时固化，不可更改 PROM:Programble ROM 专业工具一次性可写ROM EPROM：Erasable PROM EEPROM: Electrically Erasable PROM * 3. 主要技术指标 存储容量 存储单元个数×每单元的二进制数位数 存取时间 实现一次读/写所需要的时间 可靠性 功耗 价格 * 1. 存储器扩展方法 位扩展 字扩展 字位扩展 扩展字长 扩展单元数 既扩展字长也扩展单元数 5.3 RAM与总线连接方法 * 位扩展 构成内存的存储器芯片的字长小于内存单元 的字长时——需进行位扩展。 位扩展：每单元字长的扩展。 * 位扩展方法： P134 将每片的地址线、控制线并联，数据线分 别引出。 位扩展特点： 存储器的单元数不变，位数增加。 * 8片1024x1的RAM =〉1Kx8位（即1KB）1024个单元(2的10次方)x1x8片（每单元字长的扩展） 地址线：有10bits（a0-a9）的地址线，共2的10次个地址 数据线：只有1bit，所以用8片扩展为d0-d7 * 字扩展 P135 地址空间的扩展 芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联。 片选端分别引出，以使每个芯片有不同的地址范围。 * 4片16Kx8bits的RAM =〉16Kx4片x8位（即64KB） 地址线：16K有14bits（a0-a13）的地址线，而64K需要共2的16次个地址，我们使用a14-a15来扩展 数据线：有8bits，为d0-d7，无需扩展 地址： 0000 0000 0000 0000 0011 1111 1111 1111 0100 0000 0000 0000 0111 1111 1111 1111 1000 0000 0000 0000 1011 1111 1111 1111 1100 0000