确定AD9548系统时钟低环路带宽应用中的最大容许频率漂移速率 AN-1079_cn.pdfVIP

AN-1079 应用笔记 One Technology Way •P.O. Box 9106 •Norwood, MA 02062-9106, U.S.A. •Tel: 781.329.4700 •Fax: 781.461.3113 • 确定AD9548系统时钟低环路带宽应用中的最大容许频率漂移速率 作者：Ken Gentile 简介 AD9548 是一款配有直接数字频率合成器(DDS) 的数字 在大多数应用中，频率源的稳定性(模拟PLL 中的VCO或 PLL ，其中DDS的作用相当于模拟PLL 中的VCO 。不过，与 AD9548 中的系统时钟)不是一个大问题，因为PLL控制环路 VCO不同的是，DDS 的输出信号来源于专用的外部时钟 通常会补偿任何内在的频率漂移。但在环路带宽非常低的