第8章 EDA实验开发系统.ppt

图8.8 实验电路结构图NO.3 (5) 构图NO.4(如图8.9)：适合于设计移位寄存器和形计数器等。电路特点是，当在所设计的逻辑中有串行2进制数从PIO10输出时，若利用键7作为串行输出时钟信号，则PIO10的串行输出数码可以在发光管D8至D1上逐位显示出来，这能很直观地看到串出的数值。 (6) 构图NO.5(如图8.10)：此电路结构有较强的功能，特点有3个单次脉冲发生器。主要含9大模块：普通内部逻辑设计模块、RAM/ROM接口、VGA视频接口、2个PS/2键盘接口(GW48-CK系统只有1个)、A/D转换接口、D/A转换接口、LM311接口、单片机接口、RS232通信接口。 (7) 结构图NO.6(如图8.11)：此电路与NO.2相似，但增加了2个4位2进制数发生器，数值分别输入目标芯片的PIO7~PIO4和PIO3~PIO0。例如，当按键2时，输入PIO7~PIO4的数值将显示于对应的数码管2，以便了解输入的数值。 图8.9 实验电路结构图NO.4 (6) 结构图NO.5 (图8.10)：特点有3个单次脉冲发生器。 图8.10 实验电路结构图NO.5 图8.11 实验电路结构图NO.6 (8) 结构图NO.7 (图8.12)：此电路适合于设计时钟、定时器、秒表等。可利用键8和键5分别控制时钟的清零和设置时间的使能；利用键7、5和1进行时、分、秒的设置。 (9) 结构图NO.8(如图8.13)：此电路适用于作并进/串出或串进/并出等工作方式的寄存器、序列检测器和密码锁等逻辑设计。它的特点是利用键2、键1能设置8位2进制数，而键6能发出串行输入脉冲，每按键一次，即发一个单脉冲，则此8位设置数的高位在前，向PIO10串行输入一位，同时能从D8至D1的发光管上看到串行左移的数据，十分形象直观。 (10) 结构图NO.9(如图8.14)：此电路结构可验证交通灯控制等类似的逻辑电路。 (11) 结构图NO.B(如图8.15)：此电路适用于8位译码扫描显示电路方面的实验。 图8.12 实验电路结构图NO.7 图8.13 实验电路结构图NO.8 图8.14 实验电路结构图NO.9 图8.15 实验电路结构图NO.B (12) 实验电路结构图COM(如图8.16) GW48-PK2上液晶与单片机以及FPGA的I/O口的连接方式，Cyclone和20K系列器件通用。以上所述的“实验电路结构NO.0”至“实验电路结构NO.9”和“实验电路结构NO.B”共11套电路结构模式，为GW48-GK/PK2两种系统共同拥有(兼容)，把他们称为通用电路结构。GW48-PK2系统要在原来的11套电路结构模式中的每一套结构图中增加图8.16所示的“实验电路结构图COM”。例如，在GW48-PK2系统中，当“模式键”选择“5”时，电路结构将进入图8.10所示的实验电路结构图NO.5外，还应该加入“实验电路结构图COM”。这样，在每一电路模式中就能比原来实现更多的实验项目。实验电路结构图COM中各标准信号(PIOX)对应的器件的引脚名，必须查8.3节的表。 图8.16 实验电路结构图COM 8.3 GW48系统结构图信号名与芯片引脚对照表 表8.3 GW48系统结构图信号名与芯片引脚对照表 表8.3(续) 表8.3(续) 表8.3(续) * 第8章 EDA实验开发系统 第8章 EDA实验开发系统 8.1 GW48型EDA实验开发系统原理与使用 8.2 GW48实验电路结构图 8.3 GW48系统结构图信号名与芯片引脚对照表 8.4 GWDVP-B电子设计竞赛应用板使用说明 8.5 GW48型EDA实验开发系统使用示例 8.1 GW48型EDA实验开发系统原理与使用 8.1.1 系统性能及使用注意事项 1. 系统主要性能及特点 (1) GW48系统设有通用的在系统编程下载电路，可对Lattice、Xilinx、Altera、Vantis、Atmel和Cypress世界六大PLD公司各种isp编程下载方式或现场配置的CPLD/FPGA系列器件进行实验或开发。其主系统板与目标芯片板采用接插式结构，动态电路结构自动切换工作方式，含可自动切换的11种实验电路结构模式。 (2) GW48系统基于“电路重构软配置”的设计思想，采用了I/O口可任意定向目标板的智能化电路结构设计方案。利用在系统微控制器对I/O口进行任意定向设置和控制，从而实现了CPLD/FPGA目标芯片I/O口与实验输入/输出资源可以各种不同方式连接来构造形式各异的实验电路的目的。 (3) 系统除丰富的实验资源外，