第2讲-Verilog HDL语言.pptx

可编程逻辑器件实验第二部分：Verilog HDL语言 郭杰 2014-09 推荐参考书目 夏宇闻，北京航空航天大学教师。多年来一直从事数字逻辑和嵌入式系统的设计研究，与国际设计界有密切的技术联系。十多年来一直从事Verilog HDL的教学和设计研究工作，是国内第一本Verilog数字系统设计教材的作者，该书受到广泛好评。 专用术语 HDL：硬件描述语言(Hardware Description Language)，描述电路硬件及时序的一种编程语言 仿真器：读入HDL并进行解释及执行的一种软件 抽象级：描述风格的详细程度，如行为级和门级 ASIC：专用集成电路(Application Specific Integrated Circuit) ASIC Vender：芯片制造商，开发并提供单元库 Bottom-up design flow ：一种先构建底层单元，然后由底层单元构造更大的系统的设计方法 Top-down design flow ：一种设计方法，先用高抽象级构造系统，然后再设计下层单元 RTL：寄存器传输级(Register Transfer Level)，可综合的一种设计抽象级 TCL：Tool command Language，向交互程序输入命令的描述语言 什么是硬件描述语言HDL 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言 HDL是硬件设计者和EDA工具之间的界面，用于数字电路和系统的描述、模拟和自动设计。它能够 描述电路的连接 描述电路的功能 描述电路的时序 在不同抽象级上描述电路 表达具有并行性 HDL主要有两种：Verilog HDL和VHDL Verilog起源于C语言，因此非常类似于C语言，容易掌握 VHDL起源于ADA语言，格式严谨，不易学习 VHDL出现较晚，但标准化早，IEEE 1076-1987标准 VHDL与Verilog HDL的发展史 VHDL的发展史 　美国国防部在上个世纪70年代末和80年代初提出的Very High Speed Integrated Circuit, VHSIC计划的产物。1981年提出了一种新的硬件描述语言，简称为VHDL (VHSIC Hardware Description Language)。 Verilog HDL的发展史 　Gateway Design Automation公司于1983年创建的仿真与验证工具，之后又陆续开发了相关的故障仿真与时序分析工具，这是在C语言基础上发展起来的一种硬件描述语言。1989年Cadence公司收购GDA公司并促进了Verilog HDL的发展。 VHDL与Verilog HDL的标准化进程 VHDL的标准化 1987年12月VHDL被接纳为IEEE 1076-1987标准，一般称为 VHDL’87。 1993年进一步修订，形成IEEE 1076-1993标准，称为VHDL’93。 随后又经过陆续修订，形成IEEE 1076-2002、 IEEE 1076-2008等标准。 Verilog HDL的标准化 1990年Cadence公司公开发表Verilog HDL，并成立OVI组织促进其发展。 1995年Verilog HDL成为IEEE标准，即IEEE 1364-1995。 随后又经过陆续修订，形成IEEE 1364-2001、 IEEE 1364-2005等标准。 Verilog HDL的历史 Verilog HDL是在1983年由GDA(GateWay Design Automation)公司的Phil Moorby所创。Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人； 在1984~1985年间，Moorby设计出了第一个Verilog-XL的仿真器； 1987年，Synopsys公司的综合软件开始接受Verilog输入； 1989年，Cadence公司收购GDA，进一步扩大Verilog的影响； 1991年，Cadence公司公开发表Verilog语言，成立了OVI(Open Verilog International)组织来负责Verilog HDL语言的发展； 1993年，OVI推出Verilog2.0，作为IEEE提案提出申请； 1995年，IEEE(Institute of Electrical and Electronics Engineers)通过Verilog HDL标准IEEE 1364-1995； 2001年，IEEE 发布了Verilog IEEE 1364-2001标准； 2005年，推出IEEE 1364-2005标准。 2005年，IEEE发布SystemVerilog(IEEE 1800)，主要用于复杂半导体设计