SOC 芯片的高速模拟IP测试方法学.docVIP

SOC 芯片的高速模拟IP测试方法学 　　摘要:很多SoC芯片里会使用SATA物理层, PCIE物理层以及DDR2/DDR3物理层等高速模拟IP。这些高速模拟IP需要被自动测试设备完整的测试。自动测试设备的高速测试选项就是用来测试高速IP,但随之而来的是测试成本的增加。智原科技利用内建自测试方法来取代费钱的自动测试设备的高速测试选项。内建自测试提供了最具成本效率的方法。高速模拟IP内建自测试的故障覆盖率很高, 所以我们不再需要自动测试设备的高速测试选项及其所带来的高成本。 　　关键词:物理层;模拟IP;自动测试设备;内建自测试;故障覆盖率 　　 　　Test Methodology for High Speed IP in SoC Chip 　　 　　Abstract:SATA PHY, PCIE PHY, and DDR2/DDR3 PHY IPs are used in many SOC ICs. Those high speed analog IPs need to be fully tested by Automatic-Testing-Equipment (ATE). The ATE high speed testing options could be used for high speed IP testing, but the testing cost would be increased. Faraday uses Built-In-Self-Test (BIST) instead of ATE high speed testing options to test the high speed IPs. BIST provides the most cost efficient solution. The fault coverage of high speed IP BIST is very good, ATE high speed testing options are not required anymore, and testing cost will not be increased. 　　Keyword: PHY; Analog IP; ATE; BIST; Fault Coverage 　　 　　1在自动测试设备上做高速IP测试 　　 　　SATA、PCIE及DDR2/DDR3等高速外设已经大量的应用在现今的各类电子产品中。在这些电子产品中所使用的SOC芯片也必须使用到SATA 物理层、PCIE 物理层及DDR2/DDR3 物理层等高速IP。SOC 芯片上所使用到的所有高速IP都必须经过完整的量产测试后才能出货,以确保SOC 芯片的功能及质量。 　　用来执行量产测试的自动测试设备(Automatic Testing Equipment, ATE) 可以配置各类数字及模拟测试模块,以因应SOC 芯片中各式的数字IP及模拟IP的测试,也可以进行各种电压电流量测。由于ATE通常都采用了可对多根芯片管脚并行测试的设计,因此通常可以在数秒钟内完成SOC 芯片的所有测试。 　　主要的几个自动测试设备制造厂都提供了可以进行高速IP测试的高速测试模块。由于SATA 物理层及PCIE 物理层的数据速度达数个Gbps,高速测试模块在测试接收端 (Receiver, RX) 时需使用极高频的测试信号发生器;高速测试模块在测试传送端 (Transmitter, TX) 时则需使用特殊的取样技术 (Under Sampling) 才能达成足够的取样频率以取得TX送出的资料。DDR2/DDR3 物理层的最高数据速度也超过了1Gbps,因此需使用运作速度可达数个GHz的高速测试通道 (Test Channel) 来做测试。这些高速测试模块的价格高昂,测试程序也会因而变得更加复杂,测试程序开发的周期也变得更加长。 　　若使用这些自动测试设备的高速测试模块进行SATA 物理层、PCIE 物理层及DDR2/DDR3 物理层等高速IP的测试,SOC 芯片的测试成本将立即大幅提高,无法符合消费性电子产品的低测试成本需求。在委外测试厂也不容易取得装备了这些高速测试模块的自动测试设备产能。 　　智原科技的高速IP内建自测试技术 (Built-In-Self-Test,BIST) 提供了完善的解决方案。智原科技的SATA 物理层、PCIE 物理层及DDR2/DDR3 物理层等高速IP均内建自测试技术,可以对高速IP做完整的量产测试。由于不需使用自动测试设备的高速测试模块,因此SOC 芯片的测试成本不会大幅增加。内建自测试技术的故障覆盖率良好,可以确保SOC 芯片的质量。 　　智原科技的SOC Turn-Ke