电力ppt-课件（PPT-精）.pptVIP

7.3 随机存储器（RAM） *7.3.2 动态随机存储器（DRAM） 一、DRAM的动态存储单元 动态RAM存储数据的原理是基于MOS管的栅极电容可以储存电荷。但由于栅极电容的容量很小，又有漏电流，所以电容上存储的电荷（数据）不能长时间保存，必须定期给电容补充电荷，以避免存储数据的丢失，称这种操作为刷新或再生。 早期的DRAM采用四管电路或三管电路作为动态存储单元。数据以电荷的形式存储在T1、T2的栅极电容C1、C2上。 存储单元 X B D T1 T2 T4 T3 T8 T7 Y T6 T5 C2 C1 CB 预充脉冲 VDD vc2 vc1 四管动态MOS存储单元 7.3 随机存储器（RAM） 若C1被充电，且C1上的电压大于T1的开启电压，同时C2没有被充电，则T1导通、T2截止。定义vC1=1、vC2=0为存储单元的0状态。反之，将vC1=0、 vC2=1（T1截止、T2导通）的状态叫做存储单元的1状态。 T5、T6组成对位线B和B?的预充电电路，它们为每一列存储单元所公用。在读出操作开始时，先在T5和T6的栅极上加以预充电控制脉冲，则T5和T6导通，位线B和B?与VDD接通，将位线上的分布电容CB和CB?充电至高电平。预充电控制脉冲消失之后，位线上的高电平短时间内由CB和CB?维持。 X B D T1 T2 T4 T3 T8 T7 Y T6 T5 C2 C1 CB 预充脉冲 VDD vc2 vc1 四管动态MOS存储单元 7.3 随机存储器（RAM） 若在位线处于高电平期间令X、Y同时为高电平，则T3、T4、T7、T8导通，存储的数据被读出。设存储单元为1状态，即vC1=0、 vC2=1（T1截止、T2导通），这时CB?将通过T4和T2放电，使位线变成低电平。同时因T1截止，位线B仍然保持为高电平。这样就把存储单元的状态读到了B和B?上。B和B?的高、低电平通过导通的T7、T8送到数据端D和D?。 注意：位线的预充电非常重要。若在T3和T4导通前未对CB和CB?预充电，则在T3导通以后B线上的高电平必须靠C2上 的电荷向CB充电来建立，使C2损失一部分电荷。故有可能在读出时将C2上的高电平破坏，造成存储的数据丢失。如果事先有预充电，在T3和T4导通前CB已被充电到接近VDD，T3和T4导通时B的电位比vC2还高一些，则C2的电荷不仅不损失，反而还得到了补充，相当于进行了一次刷新。 X B D T1 T2 T4 T3 T8 T7 Y T6 T5 C2 C1 CB 预充脉冲 VDD vc2 vc1 7.3 随机存储器（RAM） 写入操作： X、Y同时给出高电平，则T3、T4、T7、T8导通。输入数据加到D、D?上，通过T7、T8传到位线B、B?上，再经T3、T4将数据写入C1或C2中。如B=1、B?=0，则C2被充电，T2导通、T1截止，存储单元被写入1。若B=0、B?=1，则C1被充电，T1导通、T2截止，存储单元被写入0。 X B D T1 T2 T4 T3 T8 T7 Y T6 T5 C2 C1 CB 预充脉冲 VDD vc2 vc1 四管动态MOS存储单元 7.3 随机存储器（RAM） 三管动态MOS存储单元 DO T2 T3 T4 C CB 预充脉冲 VDD vc T1 DI 读字线 写字线 写位线 读位线 存储 单元 信号以电荷形式存储在T2管的栅极电容C中。电容电压vC控制T2的开关状态，给出位线上的高、低电平。控制读、写的字线和位线都是分开的。读的字选线控制T3管的开关状态，写的字选线控制T1管的开关状态。T4是预充电MOS管、为同一列存储单元所公用。 进行读操作时，先将读位线上的电容CB预充到高电平，之后令读字线为高电平，使T3管导通。若C上原充正电且vC T2管的开启电压，则T2导通，读位线上的CB经T3和T2放电，使位线输出低电平。若C原未充电，则T2截止，CB没有放电回路，位线维持预充的高电平。位线的高、低电平经放大后送到输出端，即为读出的数据。 7.3 随机存储器（RAM） 写入操作： 令写字线为高电平，则T1导通。输入的数据加到写位线上，通过T1与T2管的栅极电容C接通，于是将输入的高、低电平信号存储到C上面。 注意： 读出时位线上的电压信号与电容C上的电压信号相位相反，而写入时两者同相。所以对存储单元刷新时，必须先将C上存储的电压信号读出，经反相后再重新写入。 三管动态MOS存储单元 DO T2 T3 T4 C CB 预充脉冲 VDD vc T1 DI 读字线 写字线 写位线 读位线 7.3 随机存储器（RAM） 单管动态MOS存储单元 CS CB T B 字线 位线 X 写入操作： 字线给出高电平，则T导通，