[PPT]-数字集成电路设计入门--从HDL到版图于敦山北大微电子学系.pptVIP

数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系;课程内容(一);课程内容(二);课程内容(三);课程内容(四);课程内容(五);课程安排;参考书目;第二章 Verilog 应用;术语定义(terms and definitions);什么是硬件描述语言HDL;为什么使用HDL;Verilog的历史;Verilog的用途;抽象级(Levels of Abstraction);抽象级(Levels of Abstraction);抽象级(Levels of Abstraction);抽象级(Levels of Abstraction);行为级和RTL级;结构级描述;仅需一种语言;复习;第三章 Cadence仿真器;仿真算法;仿真算法;基于事件仿真的时轮(time wheel);Cadence Verilog仿真器;仿真过程;Versus 交互式编译仿真器;Versus 交互式编译仿真;NC Verilog-全编译仿真;NC Verilog全编译仿真;对Verilog语言的支持;启动Verilog-XL;启动NC Verilog;NC Verilog有什么不同？;NC Verilog有什么不同？;波形显示工具—SignalScan;波形显示工具—SignalScan;SHM：波形数据库;SHM：波形数据库;用$shm_probe设置信号探针;用$shm_probe设置信号探针;相关工具;总结;复习;第四章 设计举例;语言的主要特点;语言的主要特点—模块端口(module ports);语言的主要特点;语言的主要特点;一个完整的简单例子 test fixture;DUT 被测器件 (device under test) ;Test Fixture template;Test Fixture — 如何说明实例;Test Fixture —过程(procedural block);Test Fixture —过程(procedural block);Test fixture 激励描述;Test Fixture 响应产生;Test Fixture 响应产生;;时间单位末的概念;VCD数据库;VCD数据库;$dumpvars;$dumpvars;复习;第五章 Verilog的词汇约定(Lexical convention);术语及定义;空白符和注释;整数常量和实数常量;整数常量和实数常量;字符串（string);字符串（string);标识符(identifiers);标识符(identifiers);转义标识符( Escaped identifiers);转义标识符( Escaped identifiers);语言专用标记( tokens);语言专用标记( tokens);编译指导(Compiler Directives);文本替换(substitution) - `define;文本替换(substitution);文本包含(inclusion) - `include;Timescale;Timescale;Timescale;复习;h$lTeKiQOFZ%JrQpUQOJqQ8lutSlUp+%YGwpXW+GOpcuQEDG(WmE7AC8MrKHkTqa8BbgnlI*-C--fj+h$ceruKXnUGOFbt2JVxi0+WSC+PWmtec6e41oQoTFPoWUAKMLrA%0wUW3unMN(MC*gH+XDFrxjEZAfZpc2wpfb#MaoA*cfUdurY#w$Z#%#yS2aJQ9oeDJAE%7cWBpS%$MZBU!k*R6QjGL0gUkOXdtRREZgWP$#40P$8d#GrMt45Andk6d9X(*$LM$b)ntnCvX$zerZ6ca(OX40UCnHeiB*#Ji9+E)IsTDR!L7u0m%AIZD%YT*EDyuGM-ARN1!qN-ZWNU!ie10lP%tSPQgIJqnSWWmEmxd9a%mQPgl1gv*JfeoBgsAA(H!5-%%txgh4yF#Jv!67YQDCqBDSVJbm027Rye3i2xBj8KF-%EgZU*gReh4#ponuDACbScwF!d-TSk7zIjkeX$M5qgkC8oTkUODNl8DkwP#-M$(t)k(au+dVQ7nS-jfbqRwabzTHCnNgqRJQPFSQ8NfiZ55%)YOxKDHIE7WimWi-N-K$52y)v89Mc$LuMSkXhok!dS9BZPfc1UWnG!qV%x1$yIazjdX$WTqL9f724vN$lOn!xEyw56YiGx-aMOfALI7HepX1*Rn#FTlwMjWnF