原创力文档- 1、本文档共5页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
实验六-计数器及其应用
* 实验六 计数器及其应用 一．实验目的 1.学习用集成触发器构成计数器的方法。 2.掌握中规模集成计数器的使用方法及功能测试方法。 仪器或器材名称 型 号 规 格 数 量 数字电路实验箱 １台 四2输入与非门 74LS00 1片 十进制同步加/减计数器 74LS192 2片 二．实验设备与器件 * 三．实验内容 １.测试同步十进制可逆计数器74LS192的逻辑功能 --异步置0端 CPU：加计数时钟脉冲输入端 CPD：减计数时钟脉冲输入端 VCC D0 RD BO CO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 GND 1 2 3 4 5 6 7 8 74LS192 16 15 14 13 12 11 10 9 输入 输出 RD CPU CPD D3 D2 D1 D0 Q3 Q2 Q1 Q0 74LS192的功能表 --异步预置数端 Q3、Q2、Q1、Q0 --计数输出端 D3、D2、D1、D0 --数据输入端 --进位输出端 --借位输出端 1 × × × × × × × 0 0 0 0 0 0 × × d3 d2 d1 d0 d3 d2 d1 d0 0 1 ↑ 1 × × × × 十进制加计数 0 1 1 ↑ × × × × 十进制减计数 * 2．用两片74LS192组成2位十进制加法计数器。输入1Hz连续计数脉冲，进行00～99累加计数，记录之。 计数器输出状态用七段显示数码管显示. 低位CO’接高位的CPU, 低位CPU=CLK； RD=“0”, CPD=“1”,LD’=“1” 3．将2位十进制加法计数器改为2位十进制减法计数器实现99～00递减计数，记录之。 低位BO’接高位的CPD 4. 设计一个数字钟移位60进制加法计数器并进行实验。 00-59 60 高位0110产生置0信号 5. 选作： 设计一个数字钟移位60进制减法计数器并进行实验。 99-59-00 99置数成59 高位是1001时置数成0101 * 五．实验报告要求 1．填写74LS192的功能表。 2．画出实验2、3、4电路图，记录、整理实验结果。 * VCC D0 RD BO CO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 GND 1 2 3 4 5 6 7 8 74LS192 16 15 14 13 12 11 10 9 VCC D0 RD BO CO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 GND 1 2 3 4 5 6 7 8 74LS192 16 15 14 13 12 11 10 9
文档评论（0）