数字逻辑实验四朱贵宪.pptVIP

《数字逻辑》课程实验 实验四 加法器和减法器的设计与实现 引言 一、实验要求 二、实验器件 1.双四选一数据选择器 74LS153一片。 2.二输入四与非门74LS00一片。 3.集成3-8译码器（74LS138）一片。 4.四输入端双与非门74LS20一片。 5.二输入四异或门74LS86一片。 三、实验内容 四、实验步骤 1.用双四选一数据选择器74LS153 和门电路设计加法器的实验步骤 （1）列出真值表+ （2）写出表达式+ （3）画出逻辑电路图+ 2.用双四选一数据选择器74LS153 和门电路设计减法器的实验步骤。 （1）列出真值表- （2）写出表达式- （3）画出逻辑电路图- 3.用集成3-8译码器和与非门74LS20实现加法器和减法器。（以全加器为例说明，减法器请同学们自己设计） （1）由全加器真值表可得到逻辑函数表达式 （2）画出逻辑电路图 4.用门电路实现加法器和减法器。(以加法器为例，减法器请同学们自己设计） 五、实验结果验证 实验小结 加法器和减法器都是计算机中基本的逻辑电路。也是数字逻辑中组合逻辑的典型电路。设计方法可以有多种，本试验共采用了3种方法进行设计：一是采用数据选择器与门电路相结合的办法，这是一种简洁明了的设计方案，二是采用集成3-8译码器设计加法器和减法器，三是采用门电路来设计加法器和减法器。 计算机科学与信息工程学院 一、实验要求 1 二、实验器件 2 三、实验内容 3 四、实验步骤 4 五、实验结果 5 数据运算是计算机系统的重要功能之一。 数据运算可分为算数运算和逻辑运算。 在算术运算中，加法运算又是最基本的运算，本次试验是进行加法器和减法器的设计。 1 掌握组合逻辑电路的设计方法。 2 掌握用数据选择器设计加法器和减法器的方法。 3 掌握用集成3-8译码器设计加法器和减法器的方法。 4 掌握用门电路设计加法器和减法器的方法。 1 2 3 4 用双四选一数据选择器74LS153 和与非门电路结合设计加法器。 用双四选一数据选择器74LS153 和与非门电路结合设计减法器。 用集成3-8译码器和与非门74LS20设计加法器和减法器。 用门电路设计加法器和减法器。 进行函数化简, 化简形式应依据选择什么门而定 将文字描述的逻辑命题变换为真值表,作出真值表前要分析解决逻辑问题的条件,作出输入,输出变量的逻辑规定,然后列出真值表。 根据化简结果和选定的门电路, 画出逻辑电路。 列出真值表 函数化简 画出电路图 （1）由全加器真值表可得到逻辑函数表达式 （3）画出逻辑电路图 计算机科学与信息工程学院