IC设计中的功耗分析的流程1.docxVIP

IC设计中的功耗分析的流程首先声明本文所讲的范围，在这篇文章中，是采用synopsys的设计流程，对数字电路进行功耗分析，生成功耗分析报告的流程。分析的对象是逻辑综合之后布局布线之前的功耗分析，以及布局布线之后的功耗分析。Synopsys做功耗分析使用到的工具是：Primetime PX, PrimeRail。PTPX可以在逻辑综合之后就进行功耗预估。PrimeTimePX是集成在PrimeTime里面的工具，虽然他可以做功耗分析，但是毕竟不是sign-off工具。真正到最后的sign-off,如果对功耗的要求很高的话，依然要用PrimeRail进行分析，所以，我们只要用到PrimeTime PX来做功耗分析就够了。上图是布局布线后和逻辑综合后进行功耗分析的流程。一. 逻辑综合后的功耗分析所用到的文件有：1. 逻辑综合后的verilog文件2.静态时序分析时用到的约束文件3.RTL的仿真文件，我用的是VCD，毕竟标准各个仿真器都支持~4.有功耗信息的库文件.db，这个库文件可以report一个库里的cell，看是否有。?有了这些文件之后，就可以做功耗分析了。下面说一下功耗分析的流程：1. 允许功耗分析功能 set power_enable_analysis2. 设置分析模式setpower_analysis_mode。他的模式有两种，一种是average模式，不用仿真文件，另一种是time-based模式，是根据时序仿真文件来确定activityfactor。3. 读入设计和库文件4. 指定operating condition5. 时序分析 update_timing6. 获取activity data如果是RTL级别的网表文件，要用-rtl来告诉pt之前指定的vcd file是布局布线之前的。如果VCD是zero_delay的仿真，也就是说是纯纯的functional simulation的话，应该家用-zero_delay选项。如果都为指定，pt默认是gate-level。7. 设置功耗分析选项 set_power_analysis_options ：-static_leakage_only option of the set_power_analysis_optionscommand is supported only in theaveraged power analysis mode.-waveform_interval, -cycle_accurate_cycle_count,-cycle_accurate_clock,-waveform_format, -waveform_output, -include, and -include_groupsoptions are supported only in the time-based poweranalysis mode.8. 功耗分析 update_power9. 生成功耗分析报告 report_power要说明的是，PTPX是primetime的一个增强功能，只用一个PT脚本就可以了，我把自己的pt脚本拿出来分享一下:file: pt.tcl############################################ ??Set the power analysis mode###########################################set power_enable_analysis true;set power_analysis_mode averaged;############################################ ???read and link the gatelevel netlist###########################################set search_path ../source db ./ ./resultset link_library typical.dbset target_library typical.dbread_verilog jnd_90s.vset top_name jndcurrent_design JNDlink############################################ ??Read SDC and set transition time orannotate parasitics###########################################read_sdc pt_con.tcl############################################