数电第五章_触发器.pptVIP

第五章 触发器 5.1 概述 触发器：用于记忆1位二进制信号的基本逻辑单元电路 是时序逻辑电路的基础单元电路 一、 基本特点： 1. 有两个能自行保持的状态 2. 根据输入信号可以置成0或1 二、分类 1. 按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（RS, JK, D, T） 5.2 SR锁存器 一、电路结构与工作原理 5.2 SR锁存器 一、电路结构与工作原理 与非门构成的SR锁存器 二、 SR锁存器动作特点 在任何时刻，输入都能直接改变输出的状态。 例： 5.3 电平触发的触发器 一、电路结构与工作原理 二、 电平触发触发器动作特点 在CLK有效的全部时间里， S和R的变化都将引起输出状态的变化。 三、电平触发的D触发器 5.4 脉冲触发的触发器 一、电路结构与工作原理 (5) 列出真值表 二、脉冲触发方式的动作特点 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力， 希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来 时的输入信号状态，与在此前、后输入的状态没有关系。 用CMOS传输门的边沿触发器（两个电平触发D触发器） 维持阻塞触发器 用门电路tpd(传输延迟时间)的边沿触发器 · · · 一、电路结构和工作原理 2、利用CMOS传输门的边沿触发器 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同,所以逻辑功能也不同。 一、T触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 当控制信号T＝1时，每来一个时钟信号状态翻转一次； 当T＝0时，时钟信号到达后状态不变。 二、SR触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器，无论触发方式如何，均称为SR触发器。 三、JK触发器 1.定义 四、D触发器 1. 定义：凡在时钟信号作用下，具有如下功能的触发器 5.6.2 触发器的电路结构和逻辑功能及触发方式的关系 逻辑功能： 在CLK作用后，是 与输入控制信号及 之间的关系 （RS, JK, D, T） 5.6.2 触发器的电路结构和逻辑功能及触发方式的关系 5.7 触发器的动态特性 一、输入信号宽度 二、传输延迟时间 一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 具有异步置0(复位)、置1（置位）端的触发器 实际应用中，有时需要在CLK的有效信号到达前预先将触发器置成指定的状态 要求：在CLK＝0的状态下进行异步复位置位 具有异步置0(复位)、置1（置位）端的触发器 要求：在CLK＝0的状态下进行异步复位置位 《数字电子技术基础》第五版 内蒙古大学电子工程系 ‘0’ Vo1输出的高低电平 随输入vI1的变化而变化 1 0 1 0 0 0① 0① 1 1 1 0① 0① 0 1 1 0 1 1 1 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 0 1 0 0 0 2.根据工作原理得到真值表 1.工作原理 两个或非门接成反馈， 引出输入端用来置0，1 ① 的约束条件。 所以正常工作下，应遵循 不定 ”信号同时消失后， 的“ 和 0 1 = D D D D R S Q Q S * 定义： 输入端 为置 输入端， 为置 1 0 D D S R = ￠ = ”状态 为“ 0 1 0 Q Q , ”状态 为“ 1 0 1 = ￠ = Q Q , ? í ì = ￠ + = ￠ + ￠ ￠ = ￠ + ￠ ￠ + ￠ ￠ = 0 * SR Q R S R S Q R S Q R S Q R S Q R S Q 特性方程： 1① 1① 1 0 0 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 1① 1① 0 0 0 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 1 1 0 1 1* 1 1 1 1* 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 原理：只有触发信号CLK为有效电平时， S和R才起作用 一、结构：输入控制门+基本RS锁存器 ? í ì = ￠ + = ￠ + ￠ ￠ = ￠ + ￠ ￠ + ￠ ￠ = 0 * SR Q R S R S Q R S Q R S Q R S Q R S Q 二、特性方程： 3、SR触发器状态转换图 4、