计算机系统结构第6章(rev 1).pptVIP

6.2.3 SIMD计算机实例 接下来分别介绍两种典型的SIMD计算机：Illiac IV阵列处理机和BSP计算机。 1. Illiac IV阵列处理机 图6-26 Illiac IV阵列处理机总体框架 ⑴ Illiac IV阵列 Illiac IV阵列PU是由64个处理单元（PE）、64个局部存储器（PEM）和存储逻辑部件（MLU）组成。 （a）处理单元之间的连接关系 （b）Illiac IV处理部件的连接 图6-26 Illiac IV阵列处理机的阵列连接 概括起来，控制器的功能有以下5个方面： 对指令流进行控制和译码，包括执行一整套标量操作指令； 向各处理单元发出执行数组操作指令所需的控制信号； 产生和向所有处理单元广播公共的地址部分； 产生和向所有处理单元广播公共的数据； 接收和处理由各PE（计算出错时）、系统I/O操作以及B6600所产生的陷阱中断信号。 6.2.4 SIMD处理机的算法举例 ⑴ 矩阵加 假定两个8×8的矩阵A和B相加，所得到的结果矩阵C也是一个8×8的矩阵。 需用下列3条汇编指令就可一次实现矩阵相加： LDA ALPHA?；全部（a）由PEMi送PEi的累加器RGAi中 ADRN ?ALPHA＋1；全部（a+1）与（RGAi）进行浮点加，结果送 RGAi STA ALPHA＋2；全部（RGA）由PEi送PEMi的a+2单元中。 图6-29 矩阵相加存储器分配 ⑵ 矩阵乘 设A、B和C为3个8×8的二维矩阵。若给定A和B，则C＝A×B的64个分量可利用下列公式计算。 ，0≤i≤6，0≤j≤6。 如果在SIMD计算机上求解这个问题，可执行下列FORTRAN程序： DO?10?I＝0，6 C(I,J)=0 DO ?20 ?K=0,6 20??????C(I,J)=C(I,J)+A(I,K)*B(K,J) 10??????CONTINUE 图6-30 矩阵乘程序执行流程图 图6-31 矩阵乘存储器分配 ⑶ 累加和 假设累加的数为A(I)，其中I的取值范围为0≤I≤7，即共有8个数进行顺序累加。在SIMD计算机上可写成下列FORTRAN程序： C(-1) =0 DO 10 I=0, 7 10 C(I)=C(I-1)+A(I) 在SISD计算机上，它需要进行8次加法循环的时间。如果在并行处理机上，采用成对递归相加的算法，则只需要 =3次的加法时间。 将原始数据A(I)存放在8个PEM的a单元中，求累加和： 第1步 将全部PEi置为活动状态 第2步 全部A(I)从PEMi的a单元读到相应PEi的累加寄存器RGAi中，0≤I≤6； 第3步 令K＝0； 第4步 全部PEi的(RGAi)转送到传送寄存器RGRi，0≤I≤6； 第5步 全部PEi的(RGAi）经过互连网络向右传送2k步距，0≤I≤6； 第6步 令j=2k -1； 第6步 置PE0至PEj为不活动状态； 第8步 处于活动状态的PEi执行(RGAi):＝(RGAi)＋(RGRi)操作； 第9步 k:=k+1； 第10步 若k3，则转回第4步，否则继续往下执行； 第11步 将全部PEi置为活动状态，0≤I≤6； 第12步 全部PEi的(RGAi)存入相应PEMi的a+1单元中。 上面描述的计算过程如图6-32所示。 图6-32 阵列处理机上累加和的计算过程 6.3 MIMD计算机 MIMD计算机按照Flynn分类法是指多指令流多数据流计算机，它由多台独立的计算机组成，每台计算机能够独立执行自己的程序。 6.3.1 MIMD计算机结构 MIMD计算机根据存储器组织方式的不同，将MIMD计算机结构分成两类：共享存储器多处理机结构和分布式存储器多处理机结构。 （a）共享存储器多处理机结构 （b）分布式存储器多处理机结果 6-33 两种处理机结构 MIMD计算机在结构原理上有别于SIMD计算机的主要特点： ⑴ MIMD计算机有多个控制器，有多个指令部件，可以对各个PE实现单独的控制，并使其相互协调，相互配合。 ⑵ MIMD计算机的外围设备能够被多个PE分别调用，因而通过互连网络转接，外围设备访问主存储器进行程序和数组的传送时，不像SIMD计算机有规则。 ⑶ SIMD计算机主要完成数组和向量的运算，MIMD计算机的各个PE是随机地访问主存储器的，所以互连网络的连接模式、频带和路径选择等问题都要复杂得多。 6.3.2 MIMD计算机的特点