第4章 存储器及其管理.ppt

4.5.5 电擦除可编程只读存储器（EEPROM） EEPROM（Electrically Erasable Programmable Read-Only Memory）电可擦除可编程只读存储器，一般也缩写为E2PROM，也是一种掉电后数据不丢失的存储芯片。这类存储器的优点是可直接用电信号进行擦除和写入,不需要特殊的擦除方法。结构如图4.30所示。 图4.30 E2PROM 元件结构原理 4.5.6 Flash 只读存储器 Flash是它的发明公司为一种在E2PROM基础上发展起来的新型电可擦除可编程的非易失性存储器件起的一个名字，代表的意思是快速读写的意思。它的结构与E2PROM类似，区别是栅极二氧化硅绝缘层较薄，所以擦除更快，使用电压更低。 闪速存储器展示出了一种全新的个人计算机存储器技术。作为一种高密度、非易失的半导体存储技术，以其具的有抗震、速度快、无噪声、耗电低，并且没有机械运动部件的优点，特别适合于固态磁盘驱动器。另外，闪速存储器还能以低成本和高可靠性替代电池支持的静态RAM。 闪速存储器的独特性能使其广泛地运用于各个领域，如PC及外设、电信交换机、蜂窝申活、网络互联设备、仪器仪表和汽车器件，等传统的领域。 4.5.7 FRAM铁电存储器 铁电存储器FRAM(Ferroelectric RAM)是最近几年研制的新型存储器，其核心是铁电晶体材料。相对于其它类型的半导体技术而言，铁电存储器具有一些独一无二的特性。FRAM即可以像ROM一样进行非易失性数据存储，又可以像RAM一样操作。 FRAM工作原理是: 当把电场加到铁电晶体材料上，晶阵中的中心原子会沿着电场方向运动，在原子移动时，它通过一个能量壁垒，从而引起电荷击穿并到达稳定状态。移去电场后，晶阵中的中心原子保持不动，存储器的状态也得以保存。这时，每个自由浮动的中心原子只有两个稳定状态。一个用来记忆逻辑中的“0”，另一个记忆“1”，见图4.31。 图4.31 铁电效应存储原理 4.6 高速缓冲存储器 Cache 4.6.1 Cache的意义及作用 高速缓冲存储器Cache是位于CPU与内存之间的临时存储器，它的容量比内存小但读写速度快。在Cache中的数据是内存中的一小部分，但这一小部分往往是CPU即将访问的，当CPU在工作中需要调用数据时，就可以直接从Cache中调用，从而加快读取速度。微型计算机的存储系统的组成如图4.32所示。 图4.32微型计算机的存储系统 4.6.2 Cache的工作原理及过程 1、局部性原理 配备Cache的基础是基于程序访问的局部性原理，即：在一个较短的时间间隔内，对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象。 2、Cache过程 Cache功能主要通过硬件来实现，对程序员完全透明。一个含有Cache的主存储系统（Cache+主存储器）主要有三个部分组成：①Cache模块，②Cache控制器，③主存储器，结构框图如图4.33所示。 图4.33主存储器系统（Cache+主存储器） 4.6.2 Cache的工作原理及过程 主存储器与Cache之间有多种不同的映像方式：全相联映像方式、直接映像方式、组相联映像方式等。作为原理说明，这里简单介绍一下全相联映像方式和直接映像方式。 （1）全相联映像方式 在全相联映像方式中，主存储器的任何一块都能够映像到Cache中任何一块的位置上。当CPU请求数据时，Cache控制器要把请求地址同所有地址加以比较并进行确认，其原理见图4.35。 图4.35全相联映像 4.6.2 Cache的工作原理及过程 （2）直接映像方式 直接映像方式是根据Cache的大小把主存储器划分成若干个区，规定主存储器的每个区的块与Cache内的块一一对应，匹配的主存储器的偏移量可以直接映像为Cache的偏移量,其原理见图4.36。 当CPU所需信息不在Cache中时，就需要从主存储器调出所需信息写入Cache。最常用的替换策略有两种： 先进先出FIFO 最近最少使用LRU 图4.36直接映像 4.7 存储器的组织与管理 4.7.1 存储器在系统中的连接逻辑 半导体存储器主要用作微型计算机的内部存储器。在微型计算机系统中，内部存储器与系统的连接，指的是存储器与CPU的连接。 1、存储器与CPU连接时须考虑的问题 CPU与存储器速度的匹配 CPU总线负载能力 存储器的地址分配 2、存储器的地址控制 在实际应用中，一般利用地址总线的低位地址线直接控制存储芯片的地址引脚，由存储芯片的片内译