第三章 CPU-1-2 运算部件.pptVIP

* 加法单元 i Ai Bi Ci-1 Ci ∑i （本位操作数） （低位进位） （本位和） 3.1 加法单元 1. 加法单元的输入和输出 一个输入为1时， ∑i为1，Ci为0； 两个输入为1时， ∑i为0，Ci为1； 三个输入为1时， ∑i为1，Ci为1。 （本位进位） 第三节 算术逻辑运算部件 逻辑式： ∑i = (Ai + Bi) + Ci-1 Ci = AiBi + (Ai + Bi)Ci-1 Ci ∑i Ai Bi Ci-1 2. 全加器 1.并行加法器 （1）特点：各位同时相加。 例. 8位数相加。 ∑8 ∑7 ∑2 ∑1 A8 B8 A7 B7 A2 B2 A1 B1 C0 （2）影响速度的主要因素 存在着进位信号的传递。 1 1 1 1 1 1 1 1 1 1 0 0 0 0 3.2 并行加法器与进位链逻辑 （1）进位链的基本逻辑关系 所以 Ci = Gi + Pi Ci-1 进位传递函数（进位条件） 本地进位、绝对进位 条件进位、传递进位 Ci = AiBi + (Ai + Bi)Ci-1 = AiBi + (Ai + Bi)Ci-1 = AiBi + (Ai + Bi)Ci-1 令Gi = AiBi Pi = Ai + Bi = Ai + Bi = Ai + Bi 进位产生函数 2. 并行加法器的进位链 特点：进位信号逐位形成。 设n位加法器 1）逻辑式 C1 = G1 + P1C0 C2 = G2 + P2C1 Cn = Gn + PnCn-1 2）结构举例 C2 G2 P2 C1 G1 P1 C0 Gi Pi Ai Bi Ai Bi （2）串行进位 特点：各位进位信号同时形成。 设n位加法器 1）逻辑式 C1 = G1 + P1C0 C2 = G2 + P2C1 = G2 + P2G1 + P2P1C0 Cn = Gn + PnCn-1 = Gn + PnGn-1 + …+ PnPn-1…P2P1C0 n + 1 项 （3）并行进位 2）结构举例 G2 P2 G1 P1 C0 C2 C1 Ai Bi Gi Pi Ai Bi 设16位加法器，4位一组，分为4组： 4位 4位 4位 4位 第4组 第3组 第2组 第1组 C16 ~ C13 C12 ~ C9 C8 ~ C5 C4 ~ C1 C0 C16 C12 C8 C4 分级同时进位 （4）组内并行、组间并行 3.3 ALU部件 加法器 选择器 选择器 控制信号 控制信号 操作数 操作数 输入组合 输入组合 ALU 选择器 选择器 操作数 操作数 1. 组成 （1）一位逻辑 1位加法器（求和、进位） 1位选择器 1个公共控制门（4位共用） 以SN74181芯片（4位片ALU）为例。 Ci S3 S2 Bi S1 S0 Ai Fi M Ci-1 xi Yi Ci S3 S2 Bi S1 S0 Ai Fi M Ci-1 Xi Yi 输入端： 操作数Ai、Bi 低位进位Ci-1 1 0 控制信号M 控制产生Gi、Pi 控制形成多种输入组合 作逻辑运算 作算术运算 控制信号S3S2S1S0 ⊕ ⊕ Fi 1 0 1 1 输入端： 操作数Ai、Bi 低位进位Ci-1