字符发生器_课程设计.docVIP

目 录 设计任务与要求 …………………………………………………2 二、总体框图 ……………………………………………………………2 2.1 设计思路 ……………………………………………………2 2.2 模块作用 ……………………………………………………………2 三、选择器件 ……………………………………………………………3 四、功能模块 ……………………………………………………………5 4.1 adder模块 ……………………………………………………………5 4.2 分频器 ………………………………………………………………8 4.3 ROM256X16存储器……………………………………………………9 4.4 16X16点阵模块 ……………………………………………………14 五、总体设计电路 ……………………………………………………14 5.1工作情况………………………………………………………………15 5.2模块间的连接关系……………………………………………………15 六、心得体会……………………………………………………………17 字符发生器 一、设计任务及要求： 1.设计任务： 利用实验箱上16*16点阵，设计字符发生器，可以循环显示预置字符“祝祖国生日快乐”。 设计要求： 利用VHDL编写字符扫描； 设计一个可以自动循环显示7个字符的字符发生电路； 编写预置字符的ROM程序生成模块接入电路。 总体框图 1.设计思路： 字符要用16x16点阵显示所以涉及到行列的显示，根据字符将16x16点阵中所需点亮的二极管的内容存储到ROM存储器中，同时列依次扫描，计数器对16x16点阵显示器的行进行循环计数。 2.各模块的作用： 此电路由分频器，七进制计数器，ROM存储器，地址计数器组成。 分频器的作用是将高频信号经分频变为低频信号，提供给地址计数器与ROM存储器作为所需的时钟信号。 地址计数器的作用是在时钟信号作用下，将从ROM中读出的信号对应正确的位置上的数值显示在点阵上。Reset是复位端，起复位作用，低电平时起作用。输出端qout[15..0]对应点阵上的L0—L15，为点阵的行驱动信号输出， ad[3..0]对应点阵上的列，随着ad[3..0]的增加依次对列扫描。 七进制计数器的输出与地址计数器的输出共同作用在ROM的输入，由此决定qout[15..0]的输出，使得输出字符循环显示。此七进制计数器是由74LS161实现。 ROM是一个ROM256X16的存储数据的具有读写功能的存储器，设计中存储着“祝祖国生日快乐”这七个字，在ad[6..0]输入相应地址时读取ROM256X16中相应的数据然后后经q[15..0]输出。主要功能是存储数据。 三、选择器件 选用器件： Altera? 的Cyclone??FPGAAltera? 的Cyclone??FPGA LDN：同步置数端 ； ENT/ ENP：使能信号控制端 ； CLRN：异步置零端； CLK：时钟信号输入端 ； A .B. C. D：输入端;RCO：进位信号输出端; QA .QB. QC. QD：输出端。 74LS161为同步可预置数四位二进制计数器。 （3）74LS161功能表 CLK CLRN LDN ENT ENP 工作状态 X 0 X X X 置零 1 0 X X 预置数 1 1 1 1 计数 X 1 1 0 0 保持 X 1 1 X X 保持 (5)74LS161十六进制计数器构成七进制计数器的电路图 74LS161构成七进制计数器仿真图： 分析：采用同步预置法构成七进制计数器，状态从0000开始计数，每来一个脉冲加1，直到0110时，置数0000，可见符合要求。 四、功能模块 2、ADDRESS1模块 （1）ADDRESS1 VHDL程序： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity address1 is port(clk,reset:IN std_logic; din:IN std_logic_vector(15 downto 0); ad:OUT std_logic_vector(3 downto 0); qout:OUT std_logic_vector(15 downto 0));