硕士学位论文-无线通信MIMO系统中纠错编码的理论研究及其FPGA的实现.doc

分类号 TN911.22 密级 UDC 学号 无线通信MIMO系统中纠错编码的理论研究及其FPGA的实现 学位申请人： 指导教师： 学科专业： 通信与信息系统 学位类别： 工 学 2006年5月  Theoretic Analyses on Error-correction Encoding Technology and Its Realization Based on FPGA for MIMO Wireless Communication System Dissertation Submitted to Xi’an Jiaotong University In partial fulfillment of the requirement For the degree of Master of Engineering Science By Xu Li (Communication and Information System) Dissertation Supervisor: Associate Professor Luo Xinmin May，2006 论文题目：无线通信MIMO系统中纠错编码的理论研究及其FPGA的实现 专 业：通信与信息系统 硕 士 生：徐 莉 指导教师：罗新民 副教授 摘 要 多输入多输出（Multiple Input Multiple Output，MIMO）系统在收发双方采用多天线，并应用空时编码和正交频分复用技术，在不增加系统带宽的情况下成倍地提高了通信系统的容量和频谱利用率，因此被认为是第三代和未来移动通信系统实现高速率传输、提高传输质量的重要途径。本文以建立无线MIMO系统的仿真软件平台为背景，围绕基本通信模块中信道编解码部分展开研究。作为实验平台，在实际中会根据不同的编码方式、调制方式、信道模型组合分开多次进行实验，因此在设计中信道编解码部分采用多种纠错码备选的方案。本课题对不同复杂度的几种信道纠错码进行了仿真实验，并在此基础上总结出各自的性能和特点。 本论文主要包括以下几个方面的工作：（1）较详细地介绍了信道纠错编码的基本原理，并对循环码、卷积码、级联卷积码等几种有代表性的信道编码进行了较详尽的理论分析和matlab仿真实验，总结出了各自的特点和抗噪性能；（2）在对卷积码、Viterbi译码理论研究的基础上，进一步开展了对级联卷积码的性能分析，阐述了应用级联卷积码的优点，并给出了级联卷积码的设计准则，为MIMO软件平台中的信道编码模块设计提供了理论依据；（3）根据卷积码设计方案，在QuartusII开发环境下，用VHDL语言设计实现了卷积码编、译码器，在传统的设计基础上优化了路径存储管理单元，提高了译码速度，节约了存储资源。 本论文通过对几种典型信道纠错码的分析与研究，总结出了各自的抗噪性能与特点。尤其是对级联卷积码的深入研究，为MIMO软件平台的信道编码模块设计提供了一定的参考价值。对待定的码字，如何寻找译码错误概率小、译码速度快、译码设备简单的算法，是纠错编码技术中一个非常重要而又实际的问题，这也是本论文的主要任务之一，卷积码的FPGA的实现就是基于此而进行设计的，该设计通过了软件仿真和验证，具有一定的实际应用价值。 【关 键 词】多输入多输出系统、BCH码、RS码、卷积码、SCCC、FPGA 【论文类型】 应用基础 Title: 　Theoretic Analyses on Error-correction Encoding Technology and Its Realization Based on FPGA for MIMO Wireless Communication System Major: Communication and Information System Name: Xu Li Supervisor: Associate Prof. Luo Xinmin Abstract Multiple Input Multiple Output (MIMO) system uses multiple antennas at both the transmitter and the receiver. It adopts many new technologies such as space-time coding (STC) and Orthogonal Frequency Division Multiplexing (OFDM)