第三章 组合逻辑电路-3 数字电子技术基础 教学课件.pptVIP

知 识 回 顾 三、数据分配器 第五节 算术逻辑运算及数值比较组件 一、加 法 器 第六节 模块化设计概述 * * * * * * * 第三章 组合逻辑电路 * 0 1 2 3 4 5 6 7 8 9 BIN/DEC 0 1 2 3 G 9 0 EN S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S3 S2 S1 0 1 2 3 4 5 6 7 BIN/OCT 0 1 2 G 7 0 EN 译码器： 编码器：优先编码器74LS148 四选一： 数 据 选 择 器 二、数据选择器——八中选一数据选择器CT74LS151 八选一需 三位地址码 :选择器处于工作态 （二）数据选择器的应用 例：试用最少数量的四选一选择器扩展成八选一选择器。 解：（1）用一片双四选一数据选择器，实现八个输入端。 （2）用使能端形成高位地址，实现三位地址，控制八个输入。 ◆ 逻辑函数产生器 将地址码输入A1A0?逻辑变量 其余逻辑变量?Di 称余函数 构成需要的逻辑函数 例：用四选一实现函数 解： ? D0 ? D1 ? D2 ? D3 （二）数据选择器的应用 由此可得： “0” B A C “1” （二）数据选择器的应用 （三）实现组合逻辑函数 例: 试用8选1数据选择器74151实现逻辑函数 输入变量接至数据选择器的地址输入端。 F式中出现的最小项，对应的数据输入端应接1，F式中没出现的最小项，对应的数据输入端应接0 。 0 0 0 1 0 1 1 1 C B A F D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN E 0 ◆ 用卡诺图法求余函数Di AB CD 00 01 11 10 00 01 11 10 AB CD 00 01 11 10 00 01 11 10 D0 D0 D0 D0 D1 D1 D1 D1 D3 D3 D3 D3 D2 D2 D2 D2 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 四选一卡诺图 八选一卡诺图 （二）数据选择器的应用 若对应的方格内 有0也有1，则应为1格对应的输入变量的积之和（此积之和式中只能含余下的变量）。 与函数的卡诺图比较，可确定相应的数据输入Di 若对应选择器卡诺图的方格内全为1，则此Di= 1；反之，若方格内全为0，则Di = 0。 确定Di方法：对于函数卡诺图中 （二）数据选择器的应用 ◆ 用卡诺图法求余函数Di 例：试分别用四选一和八选一选择器实现逻辑函数 01 00 01 11 10 00 11 10 CD AB 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 解： AB CD 00 01 11 10 00 01 11 10 D0 D0 D0 D0 D1 D1 D1 D1 D3 D3 D3 D3 D2 D2 D2 D2 用四选一实现： AB? 地址码输入A1A0 D0=1 D3=0 D1= =D （二）数据选择器的应用 用八选一实现： ABC? 地址码输入A2A1A0 01 00 01 11 10 00 11 10 CD AB 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 AB CD 00 01 11 10 00 01 11 10 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 得： D0=D1=1 D2=D D3=D D6=D7=0 （二）数据选择器的应用 用四选一实现： AB? 地址码输入A1A0 D0=1 D3=0 D1= =D “0” B A D “1” “0” D 用八选一实现： ABC? 地址码输入A2A1A0 D0=D1=1 D2=D3=D D6=D7=0 “0” B A C D “1” “0” D “1” D D “0” （二）数据选择器的应用 （一）数据分配器的功能 分配器与选择器的功能相反 当F = 1时它即为普通的译码器。 一输入 多输出 逻辑符号 第四节 数据选择器和数据分配器 （二）数据分配器的应用 例：利用数据选择器和分配器实现信息的“并行—串行—并行”传送。 由译码器连成的数据分配器 0 0 0 0 1 1 0 译码 禁止译码 0 1 数值比较组件 加法器 （一）加法器的功能与分类 ◆ 功能：实现N位二进制数相加 ◆ 按实现方法分类：串行进位加法器、超前进位加法器 1. 串行进位加法器 低位全加器进位输出 高位全加器进位输入 例：用全加器实现4位二进制数相加。 注意：CI0=0 0 第五节 算术逻辑运算及数值比较组件 2.