基于CPLDFPGA的数字频率计系统的设计.docVIP

(毕业论文) 基于CPLD\FPGA的数字频率计 系统的设计 培养单位： 电 力 系 班　　级： 06电子信息工程技术（2）班 姓　　名： 指导老师： 2009年5月 摘 要 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（）的广泛应用，以EDA工具作为开发手段，Quartus II开发平台上，运用VHDL语言使整个系统大大简化提高整体的性能和可靠性。本设计用VHDL在器件上实现数字频率计测频系统用十进制数码显示被测信号的频率，一片芯片上实现整个系统非常精简，而且具有灵活的现场可更改性在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。被测信号的整形能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。【】VHDL EDA Quartus II 目 录 摘 要 1 第一章 概述 3 1.1 EDA技术及其发展 3 1.2 CPLD/FPGA简介 3 1.3 数字频率计系统的设计背景 4 1.4 课题任务内容和要求 4 第二章 数字频率计总体方案及工作原理 6 2.1 数字频率计系统的基本原理 6 2.1.1 测频原理 6 2.1.2 测周原理 6 2.2数字频率计总体设计方案 7 第三章 数字频率计系统硬件设计 9 3.1系统原理框图设计 9 3.2 可编程逻辑器件的选用 9 3.3 时钟电路设计 10 3.4 电源电路设计 11 3.5 显示电路设计 12 3.6 下载接口电路设计 14 3.7 拓展电路的设计 15 3.7.1 ADC0804接口电路设计 15 3.7.2 DAC0832接口电路设计 16 第四章 数字频率计系统软件设计 18 4.1 系统软件设计概述 18 4.1.1 Quartus II简介 18 4.1.2 Quartus II的设计流程 19 4.1.3 VHDL的设计流程 23 4.2 各功能模块的程序设计 24 4.2.1 分频模块设计 24 4.2.2 测频控制模块设计 25 4.2.3 计数模块设计 26 4.2.4 锁存器模块 28 4.2.5 显示模块设计 29 第五章 系统调试及误差分析 31 5.1 系统调试 31 5.2 测试结果及分析 31 结束语 32 致谢 32 参考文献 33 附录一 数字频率计原理图 34 附录二 数字频率计PCB图 35 附录三 数字频率计程序清单 36 第一章 概述 1.1 EDA技术及其发展 EDA( Electronic Design Automation，电子系统设计自动化)技术是20世纪90年代初从CAD(计算机辅助设计)、CAM(计算机辅助制造),CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。现代EDA技术就是以算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，能自动地完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升电子类的高新技术项目的开发也逾益依赖于EDA技术的应用。即使是普通的电子产品的开发，EDA技术常常使一些原来的技术瓶颈得以轻松突破，从而使产品的开发周期大为缩短、性能价格比大幅提高。不言而喻，EDA技术将迅速成为电子设计领域中的极其重要的组成部分。1.3 数字频率计系统的设计背景 随着数字电子技术的发展，频率测量成为一项越来越普遍的工作，因此测频计常受到人们的青睐。目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现，然而单片机的时钟频率不高导致测频速度比较慢，并且在这种设计中，由于PCB版的集成度不高，导致PCB板走线长，因此难以提高计数器的工作频率。为了克服这种缺点，大大提高测量精度和速度，我们可以设计一种可编程逻辑器件来实现数字频率计。1.4 课题任务内容和要求 本毕业设计课题任务的内容和要求： 一、了解数字频率计系统。 二、用硬件描述语言VHDL设计基于CPLD的数字频率计系