第3章ARM体系结构-MMU-cache.pptVIP

TLB:Translation lookaside buffer旁路转换缓冲，或称为页表缓冲 TLB里面存放的是一些页表文件（虚拟地址到物理地址的转换表） TLB是一个内存管理单元用于改进虚拟地址到物理地址转换速度的缓存. TLB是位于内存中的页表的cache，如果没有TLB，则每次取数据都需要两次访问内存,即查页表获得物理地址和取数据. 当CPU对数据进行读请求时,CPU根据虚拟地址高位到TLB中查找.TLB中保存着虚拟地址高位和页框号的对映关系,如果匹配到虚拟地址就可以迅速找到页框号,通过页框号与虚拟地址低位的偏移组合得到最终的物理地址. 如果没在TLB中匹配到虚拟地址,就出现TLB丢失,需要到页表中查询页表项,如果不在页表中,说明要读取的内容不在内存,需要到磁盘读取. TLB是MMU中的一块高速缓存,也是一种Cache. TLB命中和TLB失败:如果 TLB中正好存放着所需的页表，则称为TLB命中（TLB Hit）；如果TLB中没有所需的页表，则称为TLB失败（TLB Miss）。如果MMU发现在TLB中没有命中,它在常规的页表查找后,用找到的页表项替换TLB中的一个条目. CPU读内存 的过程 1 CPU核发出VA请求读数据，TLB接收到该地址。如果TLB里缓存了当前VA的页表项则返回，否则去物理内存中读出页表项保存在TLB中(该物理内存的基地址保存在TTB中)。 2