[工学]第4章 集成触发器.pptVIP

集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 2、边沿JK触发器 CP下降沿时刻有效 边沿JK触发器的逻辑符号 边沿JK触发器的特点 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 第5章 时序逻辑电路 时序电路的特点： (1)含有具有记忆元件（最常用的是触发器）。 (2)具有反馈通道。 组合电路 触发器 电路 X 1 X i Z 1 Z j Q 1 Q m D 1 D m … … … … 输入 信号 信号 输出 触发器 触发器 输入信号 输出信号 CP 对一个给定的时序逻辑电路，研究在一系列输入信号作用下，电路将会产生怎样的输出，进而说明该电路的逻辑功能。 实际上是要求出电路的状态表、状态图或时序图，并作出功能评述。 分析时序逻辑电路的任务: 分析时序逻辑电路的一般步骤: 1．由逻辑图写出下列各逻辑方程式： （1）时序电路的输出方程。 （2）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 逻辑电路图 输出函数和激励函数表达式 列出状态转移真值表 电路次态方程组 触发器次态方程 触发器功能表 状态表和状态图 用时间图和文字描述电路逻辑功能 同步时序逻辑电路的分析举例 例：试分析图6.2.2所示的时序逻辑电路。 解：该电路为同步时序逻辑电路 （2）写出驱动方程： （1）写出输出方程： （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （4）作状态转换表及状态图 ①当X=0时：触发器的次态方程简化为： 由此作出状态表及状态图： 输出方程简化为： 1 Q Q 0 00 01 10 /0 /0 /1 X=0时的状态图 ①当X=1时：触发器的次态方程简化为： 输出方程简化为： 由此作出状态表及状态图： 1 Q Q 0 00 10 01 /1 /0 /0 X=1时的状态图 将X=0与X=1的状态图合并起来得完整的状态图。 1 Q Q 0 00 01 10 /0 /0 /1 X=0时的状态图 1 Q Q 0 00 10 01 /1 /0 /0 X=1时的状态图 根据状态表或状态图，可画出在CP脉冲作用下电路的时序图： （5）画时序波形图。 （6）逻辑功能分析： 当X=1时，按照减1规律从10→01→00→10循环变化，并每当转换为00状态（最小数）时，输出Z=1。 该电路一共有3个状态00、01、10。 当X=0时，按照加1规律从00→01→10→00循环变化，并每当转换为10状态（最大数）时，输出Z=1。 所以该电路是一个可控的3进制计数器。 例:试分析图5-2所示时序电路的逻辑功能。 ⑴根据图5-2所示逻辑图写出的驱动方程为： 写出的输出方程为: ⑵将上式代入JK触发器的特性方程 ⑶求得状态方程： 求状态转换表和状态转换图，画波形图。设电路的初始状态 代入状态方程和输出方程得 由状态转换表画出状态转换图: 该电路是一个六进制计数器。000~101为有效状态。 有效状态构成的循环为有效循环。110和111无效状态。 无效状态在CP脉冲作用下能够进入有效循环，说明该电路能够自启动。 若无效状态在CP作用下不能进入有效循环，则表明电路不能自启动。 * CP=0，G3，G4关闭，保持 CP=1,G3，G4打开， * 次态：电路将要到达的新的状态Qn+1。 现态：电路在某个考察瞬间tn时的状态Qn; * 主从触发器的动作特点： 第二，因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。 第一步，在CP=1的期间主触发器接收输入端(S、R或J、K)的信号，被置成相应的状态而从触发器不动; 第二步，CP下降沿到来时从触发器照按主触发器的状态翻转，使Q、 相应地改变状态。 第一，触发器的翻转分两步动作。 由于存在这许两个动作特点，在使用主从结构触发器时经常会遇到一个非常重要的现象，就是当CP的下降沿到达时从触发器的状态并不一定按此刻输入信号的状态翻转。 为了提高触发器的工作可靠性，增强抗干扰能力，希望触发器的次态仅取决于CP下降沿（或上沿）到