[工学]第5章单片机的中断系统及仿真.pptVIP

5 单片机的中断系统及仿真 教学目的 理解中断的概念 理解中断系统的结构和类型 掌握中断系统的中断响应过程 掌握外部中断的使用 本章内容 中断的概念 中断系统的内部结构和控制寄存器 中断系统的响应过程 中断仿真实例 5.1 中断系统结构 中断概述 中断系统结构与中断控制 中断概述 中断系统结构 引起CPU中断的根源，称为中断源。中断源向CPU提出的中断请求。CPU暂时中断原来的事务A，转去处理事件B。对事件B处理完毕后，再回到原来被中断的地方（即断点），称为中断返回。实现上述中断功能的部件称为中断系统（中断机构）。 中断系统的优点 随着计算机技术的应用，人们发现中断技术不仅解决了快速主机与慢速I/O设备的数据传送问题，而且还具有如下优点： 分时操作。CPU可以分时为多个I/O设备服务，提高了计算机的利用率； 实时响应。CPU能够及时处理应用系统的随机事件，系统的实时性大大增强； 可靠性高。CPU具有处理设备故障及掉电等突发性事件能力，从而使系统可靠性提高。 89C52的中断系统的结构 AT89C52的中断系统有6个中断源，2个优先级，可实现二级中断嵌套 。 T1中断 （TF1 TCON.7），片内定时/计数器T1溢出中断请求标志。当定时/计数器T1发生溢出时，置位TF1，并向CPU申请中断。 串行口中断：RI（SCON.0）或TI（SCON.1），串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行口发送完一帧串行数据时置位TI，向CPU申请中断。 T2中断（TF2 T2CON.7),片内定时/计数器T2溢出中断请求标志，当定时/计时器T2发生溢出时，置位TF2，并向CPU申请中断。 定时器控制寄存器TCON 定时器控制寄存器TCON TF1，TF0，IE1，IE0在有中断请求时硬件自动置“1”，其中，TF1，TF0在中断被响应后硬件自动清零。 IE1，IE0在外部中断为跳变触发方式时，被响应后由硬件自动清零，若为电平触发方式，响应后不会自动清零。 IE0和IE1类似，IT0和IT1类似 以IT1为例： IT1=1（软件置1）时，则外部中断为跳变触发方式。在每个机器周期采样/INT1（P3.3）的输入电平，若一个周期内为高电平，下一个周期为低，则硬件置IE1为“1”，提出中断申请； IT1=0时，则/INT1为电平触发，即是通过检测P3.3的输入电平（低电平）来触发的，此时IE1由硬件置1。即只要输入到/INT1的外部中断源为低电平，且IT1=0，则/INT1就已经向CPU提出中断申请，它应始终保持低电平，直到中断被响应，且应在中断返回前变回高电平，否则会再次中断。 外部中断触发方式 若外部信号为一个频率信号，要求每个频率均有中断，外部中断应定义为跳变式触发。 若外部中断要求为低电平时申请中断，则外部中断应定义为低电平触发方式。在电平触发方式中，CPU响应中断时，不会消除IE1标志。 注意：低电平持续时间中断服务程序执行时间 否则会再次引发中断。 外部中断电平触发方式 若外部中断定义为电平触发方式，中断标志位的状态随CPU在每个机器周期采样到的外部中断输入引脚的电平变化而变化，这样能提高CPU对外部中断请求的响应速度。但外部中断源若有请求，必须把有效的低电平保持到请求获得响应时为止，不然就会漏掉；而在中断服务程序结束之前，中断源又必须撤消其有效的低电平，否则中断返回之后将再次产生中断。 电平触发方式适合于外部中断输入以低电平输入且中断服务程序能清除外部中断请求源的情况。例如，并行接口芯片8255的中断请求线在接受读或写操作后即被复位，因此，以其去请求电平触发方式的中断比较方便。 外部中断边沿触发方式 定时器2控制寄存器 定时器2控制寄存器 RCLK：串行口接收时钟标志位。当RCLK位为1时，串行通信端使用定时/计数器2的回0溢出信号作为串行通信方式1和3的接收时钟；当RCLK位为0时使用定时/计数器1的回0溢出信号作为接收时钟。 TCLK：串行口发送时钟标志位。当TCLK位为1时，串行通信端使用定时/计数器2的回0溢出信号作为串行通信方式1和3的发送时钟；当TCLK位为0时使用定时/计数器1的回0溢出信号作为发送时钟。 EXEN2：定时/计数器2外部采样允许标志位。当EXEN2位为1时，如果定时/计数器2不是正工作在串行通信端口的时钟，则在T2EX引脚（P1.1）上的负跳变将触发“捕获”或再装入操作；当EXEN2为0时，在T2EX引脚上的负跳变对定时/计数器2不起作用。 TR2：定时/计数器2启/停控制位。当软件置位TR2时，启动定时/计数器2开始计数，复位TR2为0时则停止计数。 C/T2：定时/计数器2的定时或计数模式选择位。当设置C/T2位为1时，选择对外部事件计数模式；复位为0时，