Quartus 5.0简单使用方法.docVIP

下载本文档

13
0
约小于1千字
约 7页
2018-02-20 发布于河南
举报
版权申诉

Quartus 5.0简单使用方法.doc

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Quartus 5.0简单使用方法

QuartusⅡ 5.0使用方法事例一：3-8译码器的设计步骤一：新建工程文件夹路径C:\altera\myproject 命名为yima ?如LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; -------------------------------------------- ENTITY yima IS PORT ( A2,A1,A0: IN STD_LOGIC; EN : IN STD_LOGIC; Y : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END yima; ------------------------------------------------ ARCHITECTURE dec_behave OF yima IS SIGNAL SEL :STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN SEL(0)=EN; SEL(1)=A0; SEL(2)=A1; SEL(3)=A2; WITH SEL SELECT YWHEN 0001, WHEN 0011, WHEN 0101, WHEN 0111, WHEN 1001, WHEN 1011, WHEN 1101, WHEN 1111, WHEN OTHERS; END dec_behave; 步骤五：将当前文件置为顶层文件步骤六：编译步骤七：引脚锁定步骤八：建立仿真文件右击后插入引脚如上图查找引脚点Node Finder 点List将引脚导入右边点OK 步骤九：仿真将EN和A0置成高电平后点仿真仿真结果如下步骤十：将VHDL文件做成库这样我们可以在原理图中直接调用这个3-8译码器，如下图所示