6.3_时序逻辑电路的设计.pptVIP

《数字电子技术》 重庆工学院 6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 6.3.1 设计同步时序逻辑电路的一般步骤 同步时序电路的设计过程 由给定的逻 辑功能建立 原始状态图 和原始状态表 状态 化简 状态 分配 选择触 发器类 型 确定激励 方程组和 输出方程 组 画出逻辑 图并检查 自启动能 力 (1)根据给定的逻辑功能建立原始状态图和原始状态表； (2)状态化简-----求出最简状态图； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入 变量和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 (3)状态编码（状态分配）； (4)选择触发器的类型； (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； （M为状态数；n为触发器的个数） 2n-1M≤2n 例1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表 6.3.2 同步时序逻辑电路设计举例 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1 1 0 0 1 1 0 6 0 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 0 4 0 0 1 0 1 1 0 0 3 1 1 0 0 0 1 0 0 2 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 次 态 现 态 计数脉冲CP的顺序 解：（1）列出状态表 (2) 确定激励方程组 D3、 D2、 D1、 D0是触发器初态的函数 D3、 D2、 D1、 D0是触发器初态还是次态的函数？ 0 0 0 1 0 1 0 1 0 1 D0 0 0 0 1 1 0 0 1 1 0 D1 0 0 0 1 1 1 1 0 0 0 D2 0 1 1 0 0 0 0 0 0 0 D3 激励信号 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1 1 0 0 1 1 0 6 0 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 0 4 0 0 1 0 1 1 0 0 3 1 1 0 0 0 1 0 0 2 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 次 态 现 态 计数脉冲CP的顺序 画出各触发器激励信号的卡诺图 D3 × × 0 0 × × × × 0 1 0 0 0 0 0 0 00 01 11 10 00 01 11 10 D2 × × 0 0 × × × × 1 0 1 1 0 1 0 0 00 01 11 10 00 01 11 10 D0 × × 0 1 × × × × 1 0 0 1 1 0 0 1 00 01 11 10 00 01 11 10 D1 × × 0 0 × × × × 1 0 1 0 1 0 1 0 00 01 11 10 00 01 11 10 (3) 画出逻辑图，并检查自启动能力 画出完全状态图 电路具有自启动能力 1100 1101 1010 1011 0000 1000 0111 0110 0101 0100 0011 0010 0001 1001 Q3Q2Q1Q0 1110 1111 例2:设计一个序列编码检测器，电路的输入信号是与时钟脉冲同步的串行数据。要求电路在输入信号出现110序列编码（按自左至右的顺序）时，电路输出为1，否则输出为0。 a —— 初始状态； b —— A输入1后； c —— A输入11后；d —— A输入110后。 2）定义输入、输出逻辑状态和每个电路状态的含义； 1）确定输入、输出变量及电路的状态数: 输入变量：A，输出变量：Z，状态数：4个。 解: (1)根据给定的逻辑功能建立原始状态图和原始状态表 2. 状态化简 列出原始状态转换表 c / 0 a / 1 c c / 0 a / 0 b b / 0 a / 0 a A = 1 A = 0 次态／输出(Sn+1 ／Y) 现态(Sn) a b c 0/0 1/0 0/0 1/0 1/0 0/1 b / 0 a / 0 d c / 0 d / 1 c c / 0 a / 0