5同步时序逻辑电路.pptVIP

数字逻辑 第5章 同步时序逻辑电路 第5章 同步时序逻辑电路 5.1 时序逻辑电路概述 5.1.1 时序逻辑电路的结构 5.1.2 时序逻辑电路的分类 5.1.3 同步时序逻辑电路的描述方法 5.2 同步时序逻辑电路分析 5.2.1 分析的方法和步骤 5.2.2 分析举例 5.3 同步时序逻辑电路的设计 5.3.1 设计的一般步骤 5.3.2 完全确定同步时序逻辑电路设计 5.3.3 不完全确定同步时序逻辑电路设计 5.3.4 同步时序逻辑电路设计举例 作业：下周这个时间交作业 5.2 5.4 5.6 5.7 5.9 5.13 5.15 用卡诺图对激励函数和输出函数化简后，可得到其最简表达式如下： ⑤画逻辑电路图 根据输出函数和激励函数表达式，可画出“101”序列检测器的逻辑电路图如右图所示。 例5.17 设计一个3位二进制码的串行奇偶检测器。该电路从输入端x串行输入二进制代码，每三位为一组，当三位代码中含1的个数为偶数时，输出Z产生一 个1输出，平时Z输出为0。 解 代码检测器的特点是输入信号是按位分组的，每组的检测过程相同，即一组检测完后，电路回到初始状态，接着进行下一组的检测。 x --- ??? ??? ??? Z cp 代码检测器 思考：代码检测器与序列检测器有何区别？ ③ 性质 等效状态具有传递性。即假若S1和S2等效，S2和S3等效，那么，一定有S1和S3等效。记作 (S1，S2)，(S2，S3) (S1，S3) 2） 等效类 等效类：由若干彼此等效的状态构成的集合。在同一个等效类中的任意两个状态都是等效的。 例如，由(S1，S2)和(S2，S3)可以推出(S1，S3)，进而可知S1、S2、S3属于同一等效类，记作{ S1，S2，S3}，即 (S1，S2) ， (S2，S3) { S1，S2，S3} 等效类是一个广义的概念，两个状态或多个状态均可以组成一个等效类，甚至一个状态也可以称为等效类，因为任何状态和它自身必然是等效的。 3） 最大等效类 所谓最大等效类，是指不被任何别的等效类所包含的等效类。 注意：这里所指的最大，并不是指包含的状态最多，而是指它的独立性，即使是一个状态，只要它不被包含在别的等效类中，也是最大等效类。换而言之，如果一个等效类不是任何其他等效类的子集， 则该等效类称为最大等效类。 完全给定原始状态表的化简过程，就是寻找出表中的所有最大等效类，然后将每个最大等效类中的状态合并为一个新的状态，从而得到最小化状态表。 简化后的状态数等于最大等效类的个数！ （2）利用隐含表进行状态化简 隐含表化简法的一般步骤 ① 作隐含表 隐含表是一个直角三角形阶梯网格，横向和纵向的网格数等于原始状态表中的状态数n减1。表的横向从左到右依次标上原始状态表中的前n-1个状态，纵向自上到下依次标上原始状态表中的后n-1个状态。表中每个方格代表一个状态对。 作隐含表 找等效对 求最大等效类 状态合并 作最简状态表 1 2 3 4 5 顺序比较：按照隐含表中从上至下、从左至右的顺序，对照原始状态表依次对所有“状态对”进行逐一检查和比较，并将检查结果标注在隐含表中的相应方格内。 比较结果标注如下： 等效 ------- 在相应方格内填上“∨”； 不等效----- 在相应方格内填上“×”； 与其他状态对相关 ---- 在相应方格内填上相关的状态对。 关联比较：指对那些在顺序比较时尚未确定是否等效的状态对作进一步检查。直到判别出状态对等效或不等效为止。 ② 寻找等效对 利用隐含表寻找 “等效对”一般需要进行两轮比较，首先进行顺序比较，然后进行关联比较。 ③ 求出最大等效类 在找出原始状态表中的所有等效对之后，可利用等效状态的传递性，求出各最大等效类。确定各最大等效类时应注意两点： ☆ 各最大等效类之间不应出现相同状态； ☆ 原始状态表中的每一个状态都必须属于某一个最大等效类，否则，化简后的状态表不能描述原始状态表所描述的功能。 ④ 状态合并，作出最小