原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
EDA数字秒表课程设计
程序：
(1)时基分频模块的VHDL源程序（CB10.VHD)
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CB10 IS
PORT(CLK:IN STD_LOGIC; ——输入时钟信号
CO:OUT STD_LOGIC); ——分频输出信号
END CB10; ——实体描述
ARCHITECTURE ART OF CB10 IS ——结构体描述
SIGNAL COUNT:STD_LOGIC_VECTOR(3 DOWNTO 0);
——硬件系统的基本数据对象
BEGIN
PROCESS(CLK) ——进程敏感信号
BEGIN
IF RISING_EDGE(CLK)THEN
IF COUNT="1001"THEN
COUNT<="0000";
CO<='1';
ELSE
COUNT<=COUNT+1;
CO<='0';
END IF;
END IF;
END PROCESS;
END ART;
(2)控制模块的VHDL源程序（CTRL.VHD)
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CTRL IS
PORT(CLR,CLK,SP:IN STD_LOGIC;
EN:OUT STD_LOGIC); ——CLR：清零信号
CLK：脉冲输入端
SP：计数输入端
EN ：输出端
END;
ARCHITECTURE BEHAVE OF CTRL IS
CONSTANT S0:STD_LOGIC_VECTOR(1 DOWNTO 0):="00";
CONSTANT S1:STD_LOGIC_VECTOR(1 DOWNTO 0):="01";
CONSTANT S2:STD_LOGIC_VECTOR(1 DOWNTO 0):="10";
CONSTANT S3:STD_LOGIC_VECTOR(1 DOWNTO 0):="11";
TYPE STATES IS(S0,S1,S2,S3); ——表达四个状态的位矢量
SIGNAL CURRENT_STATE,NEXT_STATE:STATES;
BEGIN
COM:PROCESS(SP,CURRENT_STATE) ——决定转换状态的进程
BEGIN
CASE CURRENT_STATE IS
WHEN S0=>EN<='0'; ——选中状态为S0、EN='0'
IF SP='1'THEN
NEXT_STATE<=S1;
ELSE
NEXT_STATE<=S0;
END IF;
WHEN S1=>EN<='1'; ——选中状态为S1、EN='1'
IF SP='1'THEN
NEXT_STATE<=S1;
ELSE
NEXT_STATE<=S2;
END IF;
WHEN S2=>EN<='1'; ——选中状态为S2、EN='1'
IF SP='1'THEN
NEXT_STATE<=S3;
EL
文档评论（0）