Virtex-Ⅱ Pro系列FPGA.pptVIP

Virtex-Ⅱ Pro系列FPGA 主讲人：杨学友 产品面世 2002年3月，Xlinx公司宣布推出了世界上第一个集成了PowerPC405处理器和多种高波特率速率串行收发器的FPGA产品——Virtex-ⅡPro。 产品特点 全双工高速串行收发器，支持从600Mb/s到3.125Gb/s的高波特率； PowerPC405处理器 ，内含嵌入式300MHz哈佛(Harvard)结构的RISC核； Virtex-Ⅱ Pro系列产品 Virtex-Ⅱ Pro结构 IBM PowerPC处理器； 高速串行收发器； SelectI/O模块； 可配置逻辑块； SelectRAM+块存储模块； 嵌入式乘法器模块； 数字时钟管理单元。 IBM PowerPC处理器 IBM PowerPC处理器运行在300MHZ，绝大多数指令为单周期指令（3.3ns）,乘为4个周期，除为35个周期； 利用Xlinx的IP植入和主动互连技术，几百个处理器结点是直接连接到FPGA的逻辑和存储器阵列,克服了利用总线在FPGA和附加外部处理器之间接口的瓶颈。 高速多波特率收发器 高速多波特率收发器（RocketI/O multi-gigabit transceiver）是基于Mindspeed公司的SkyRail CMOS技术，每个全双工收发器运行在从600Mbps到3.125Gbps的波特率下，并且包括整个收发器的支持电路，RockeI/O模块是第一个嵌入到FPGA中波特率达到3.125Gbps的收发器。 SelectI/O模块 SelectI/O模块提供了封装管脚与内部逻辑之间的接口。Virtex-ⅡPro FPGA具有强大的接口技术，完全满足高性能设计中对系统互联的要求。每个用户I/O引脚可支持多个单端和差动标准； 另外，数字控制阻抗匹配技术提供对所有单端I/O的片内数字阻抗匹配，可以解决信号完整性问题，简化板级设计。 可配置逻辑块(CLB) 每个CLB由四个“片”（Slice）和两个三态门缓冲器组成，其中每个“片”又包括两个函数发生器（F&G）； 函数发生器（F&G）可配置为4输入的查找表LUT、16位分布式的RAM、16位可变抽头移位寄存器。 SelectRAM+块存储模块 SelectRAM+块存储模块是16Kb的真正的两端口RAM，可通过编程实现两端口和单端口的多种配置,如下表所示： 嵌入式乘法器模块 乘法器模块是一个18x18位有符号数的乘法器，这些乘法器模块经过优化，能实现高速的工作，并具有较低的功耗，可以使许多采用DSP功能的应用获益 。 数字时钟管理单元 8个数字时钟管理器(DCM)有三个关键的功能：零延迟时钟缓冲，精确时钟频率产生以及精确时钟边缘定位； DCM采用一个具有内部控制反馈的数字延迟线，达到与参考时钟的相位和周期匹配； 输入参考时钟周期被分成256个单元，输出时钟可以与其中任何一个时间点对齐。 * * 附：(1)可配置逻辑块＝ (4)片＝(128)位 (1)逻辑单元＝(1)4输入LUT+(1)FF+进位逻辑 结构框图 CLB内部结构 512x36bit 2Kx9bit 8Kx2bit 1Kx18bit 4Kx4bit 16Kx1bit *